SU497733A1 - Счетчик импульсов в телеграфном коде - Google Patents

Description

Изобретение относитс  к области вычислительной техники и может использоватьс  дл  подсчета поступающих импульсов в телеграфном коде.

Известен счетчик импульсов в телеграфном коде, содержащий п ть счетных разр дов и две схемы «И-НЕ/ИЛИ-НЕ, при этом каждый разр д выполнен в виде трех статических триггеров с раздельными входами, причем единичные выходы BTOpOjro и третьего тритгеров соединены с нулевым и единичным входами первого триггера, а нулевые выходы первого и второго триггеров соединены с нулевыми входами второго и третьего триггеров, на единичные входы которых и на вход второй схемы «И-НЕ/ИЛИ-НЕ подан тактовый сигнал.

Цель изобретени  - повышение быстродействи  счетчика.

Дл  этого в предлагаемом счетчике нулевой выход второго трИ|Ггера первого разр да соединен с единичными входами вторых триггеров второго, третьего и п того разр дов, нулевой выход третьего триггера первого разр да соединен с единичными входами третьих триггеров третьего и п того разр дов и со входами обеих схем «И-НЕ/ИЛИ-НЕ, а единичный выход третьего триггера первого разр да соединен с единичными входами вторых триггеров второго, третьего и п того разр дов, нулевой выход второго триггера второго разр да соединен с единичным входом второго триггера третьего разр да, а единичный выход - с

нулевыми входами первого и второго триггеров п того разр да, нулевой выход третьего триггера второго разр да соединен с единичными входами третьего триггера четвертого разр да и второго триггера п того разр да, а единичный выход - с единичным входом второго триггера третьего разр да, нулевой выход второго триггера третьего разр да соединен со входом второй схемы «И-НЕ/ИЛИНЕ , а нулевой выход третьего триггера третьего разр да соединен с единичным входом второго триггера второго разр да, нулевой выход третьего триггера четвертого разр да соединен с единичным входом третьего «триггера первого разр да и со входом первой схемы «И-НЕ/ИЛИ-НЕ, выход которой соединен с единичным входом третьего триггера второго разр да, нулевой выход второго триггера п того разр да соединен с единичными входами третьего триггера первого разр да и третьего и второго триггеров третьего разр да , нулевой выход третьего триггера п того разр да соединен с единичными входами второго триггера первого разр да и третьего триггера четвертого разр да, а также со входом второй схемы «И-НЕ/ИЛИ-НЕ, выход которой соединен с нулевыми входами первого и второго триггеров третьего разр да и третьего триггера четвертого разр да, а также с единичным входом первого триггера четвертого разр да, а единичный выход третьего триггера п того разр да соединен с единичными входами третьего триггера первого разр да, второго и третьего триггеров третьего разр да, а также с нулевым входом первого триггера второго разр да.

На чертеже представлена функциональна  схема предлагаемого счетчика.

Он состоит из п ти счетных разр дов 1-5, каждый из которых содержит по три статических триггера с раздельными входами. Первые статические триггеры каждого счетного разр да выполнены на схемах «И-НЕ/ ИЛИ-НЕ 6 и 7, 8 и 9, 10 и 11, 12 и 13, 14 и 15, вторые статические триггеры - на схемах «И-НЕ/ИЛИ-НЕ 16 и 17, 18 и 19, 20 и 21, 22 и 23, 24 и 25, а третьи статические триггеры- на схемах «И-НЕ/ИЛИ-НЕ 26 и 27, 28 и 29, 30 и 31, 32 и 33, 34 и 35. Счетчик также содержит дополнительно две схемы «И-НЕ/ИЛИ-НЕ 36 и 37 и шину 38 тактирующего сигнала.

Счетчик работает следующим образом.

Пусть состо ние счетчика 00001 (это соответствует в телеграфном коде № 2 цифре 5), т. е. на выходе схемы «И-НЕ/ИЛИ-НЕ 15 - логическа  единица, а на выходах схем «И-НЕ/ИЛИ-НЕ 7, 9, 11 и 13 -логический нуль.

Поскольку тактирующий сигнал на шине 38 отсутствует (равен логическому нулю), то на выходах схем «И-НЕ/ИЛИ-НЕ 16, 26, 18, 28, 20, 30, 22, 32, 24 и 34 -логическа  единица, следовательно на выходах схем «И-НЕ/ИЛИЛогические сигналы на выходах схем „И-НЕ/ИЛИ-НЕ«

НЕ 27, 29, 33, 25 будет логическа  единица, а на выходах схем «И-НЕ/ИЛИ-НЕ 17, 19, 21, 23, 35 и 37 - логический нуль.

С приходом тактирующего импульса на выходах схем «И-НЕ/ИЛИ-НЕ 26 и 30 по вл етс  сигнал, равный логическому нулю, который устанавливает первые триггеры, выполненные на схемах «И-НЕ/ИЛИ-НЕ 6, 7 и 10, 11, первого и третьего счетных разр дов 1 и 3 в единичное состо ние.

Поскольку сигнал, равный логическому нулю , с выхода схемы «И-НЕ/ИЛИ-НЕ 26 поступает на входы схем «И-НЕ/ИЛИ-НЕ 18, 20 и 24, то ложного срабатывани  этих схем не происходит, хот  триггеры и измен ют свое состо ние. Таким образом, в счетчике устанавливаетс  код 10101.

По окончании действи  счетного импульса на выходах схем «И-НЕ/ИЛИ-НЕ 16, 26, 18, 28, 20, 30, 22, 32, 24 и 34 снова будут логические единицы, а подготовленными дл  срабатывани  (дл  формировани  на выходах логического нул ) станут элементы «И-НЕ/ИЛИНЕ 28 и 24. Поэтому с приходом счетного импульса в счетчике устанавливаетс  код 11100.

Аналогичным образом схема работает с приходом последующих импульсов счета.

Значени  сигналов на выходах схем «И-НЕ/ИЛИ-НЕ дл  всех возможных случаев работы предлагаемого счетчика приведены в табл.

Таблица

Предмет изобретени 

Счетчик импульсов в телеграфном коде, содержащий п ть счетных разр дов и две схемы «И-НЕ/ИЛИ-НЕ, при этом каждый разр д выполнен в виде трех статических триггеров с раздельными входами, причем единичные выходы второго и третьего триггеров соединены с нулевым и единичным входами первого триггера, а нулевые выходы первого и второго триггеров соединены с нулевыми входами второго и третьего триггеров, на единичные входы которых и на вход второй схемы «И-НЕ/ИЛИ-НЕ подан тактовый сигнал, о тличающийс  тем, что, с целью повышени  быстродействи , нулевой выход второго триггера первого разр да соединен с единичными входами вторых триггеров второго, третьего и п того разр дов, нулевой выход третьего триггера первого разр да соединен с единичными входами третьих триггеров третьего и п того разр дов и со входами обеих схем «И-НЕ/ИЛИ-НЕ, а единичный выход третьего триггера первого разр да соединен с единичными входами вторых триггеров второго , третьего и п того разр дов, нулевой выход эторого триггера второго разр да соединен с единичным входом второго триггера третьего разр да, а единичный выход - с нулевыми входами первого и второго триггеров п того разр да, нулевой выход третьего триггера второго разр да соединен с единичными входами

третьего триггера четвертого разр да и второго триггера п того разр да, а единичный выход - с единичным входом второго триггера третьего разр да, нулевой выход второго триггера третьего разр да соединен со входом второй схемы «И-НЕ/ИЛИ-НЕ, а нулевой выход третьего триггера третьего разр да соединен с единичным входом второго триггера второго разр да, нулевой выход третьего триггера четвертого разр да соединен с единичным входом третьего триггера первого разр да и со входом первой схемы «И-НЕ/ИЛИ-НЕ, выход которой соединен с единичным входом третьего триггера второго разр да, нулевой выход второго триггера п того разр да соединен с единичными входами третьего триггера первого разр да и третьего и второго триггеров третьего разр да, нулевой выход третьего триггера п того разр да соединен с единичными входами второго триггера первого разр да и третьего триггера четвертого разр да, а со входом второй схемы «И-НЕ/ИЛИ-НЕ, выход которой соединен с нулевыми входами первого и второго триггеров третьего разр да и третьего триггера четвертого разр да, а также с единичным входом первого триггера четвертого разр да, а единичный выход третьего триггера п того разр да соединен с единичными входами третьего триггера первого разр да, второго и третьего триггеров третьего разр да, а также с нулевым входом первого триггера второго разр да.