Изобретение относитс к области вычйс лительной и импульсной техники и может быть использовано как в специальных, так и в универсальных вычислительных машинах или системах. Известен элемент пам ти с трем устойчивыми сосго ин ми по авт.св. № 328529, недостатком которого вл ет с низкое быстродействие. Цель изобретени - повышение быстродействи элемента. Цель достигаетс тем, что выход входного элемента И -НЕ/ИЛИ-НЕ каждого плеча соединен со входом выходного элеме та И-НЕ/ИЛИ-НЕ последующего плеча. На фиг. 1 изображена схема элементапам ти с трем устойчивыми состо ни ми дл положительной-логики; на фиг. 2 временные диаграммы его работы. Элемент пам ти с трем устойчивыми состо ни ми содержит собственно элемент пам ти на элементах 1, 2, 3 И-НЕ, вхо ные элементы 4, 5 и 6 И-НЕ и выходные элементы 7, 8, 9 И-НЕ, Первые входы выходных элементов соединены с выходами выходных элементов данного плеча элемента пам ти, вторые - со входом 10 элемента пам ти, третьи - с входного элемента предыдущего плеча. Первые входы выходных элементов соединены с выходами входных элементов данного плеча , вторые - с выходами элемента пам ти данного плеча, третьи - с выходами входных элементов предыдущего плеча, Работа устройства осуществл етс следующим образом. Предположим, что в начальный момент в собственно элементе пам ти находитс . число 1О1 (вьгсокие сигналы на выходах элементов И-НЕ 1 и 3 и низкий - на выходе элемента 2). - При отсутствии импульса на входе 10 на выходе элемента 7 будет низкий сигнал на выходе элемента 8 - высокий, а на выходе -элемента 9 - низкий. При изменении сигнала на входе 10 с низкого на высокий на выходе элементаThe invention relates to the field of computing and impulse technology and can be used both in special and in general purpose computers or systems. A memory element is known with three stable sosgs and an auth. No. 328529, the disadvantage of which is low speed. The purpose of the invention is to increase the speed of the element. The goal is achieved by the fact that the output of the input element AND –NOT / OR-NOT of each arm is connected to the input of the output element of the AND-NOT / OR-NOT subsequent arm. FIG. 1 shows an elementary circuit diagram with three stable states for positive logic; in fig. 2 time diagrams of his work. A memory element with three stable states contains the memory element itself on elements 1, 2, 3 AND-NOT, input elements 4, 5, and 6 AND-NOT and output elements 7, 8, 9 AND-NOT, the first inputs. the output elements are connected to the outputs of the output elements of this shoulder of the memory element, the second - with the input 10 of the memory element, the third - from the input element of the previous shoulder. The first inputs of the output elements are connected to the outputs of the input elements of this shoulder, the second - with the outputs of the memory element of this shoulder, the third - with the outputs of the input elements of the previous shoulder. The device operates as follows. Suppose that at the initial moment in the memory element itself is located. the number 1О1 (high signals at the outputs of the elements AND-NOT 1 and 3 and low - at the output of element 2). - In the absence of a pulse at the input 10 at the output of the element 7 there will be a low signal at the output of the element 8 - high, and at the output of the element 9 - low. When the signal at input 10 changes from low to high at the output of the element
5 по вл етс низкий сигнал, который вызывает по вление на выходах схем 9 и 2 высоких уровней напр жени . После их установлени на всех входах элемента 3 окажутс единичные сигналы, что приведет к формированию на его выходе нулевого уровн напр жени . Все остальные сигналы останутс неизменными цо тех пор, пока на счетном входе присутствует единичный уровень напр жени . При изменении сигнала на счетном входе с единичного на нулевой на выходе элемента 5 по витс единичный потенциал. После его установлени на всех входах элемента 8 окажутс высокие сигналы и на его выходе будет формироватьс низкий сигнал. Других изменений сигнала на выходах логических схем не произойдет. Таким образом, после5, a low signal appears, which causes the outputs of the circuits 9 and 2 of high voltage levels. After they are installed, all the inputs of element 3 will have single signals, which will lead to the formation of a zero voltage level at its output. All other signals will remain unchanged until a single voltage level is present at the counting input. When the signal at the counting input changes from one to zero at the output of element 5, the unit potential is observed. After it has been installed, all the inputs of element 8 will have high signals and a low signal will be generated at its output. Other changes in the signal at the outputs of logic circuits will not occur. So after
прохождени одного импульса элемент пам ти переключилс из состо ни 101 в состо ние 110, С приходом очередного импульса на вход 10 элемент пам ти перейдет в состо ние 011, а с приходом еще одного в начальное положение 101,when a single pulse passes, the memory element is switched from state 101 to state 110, with the arrival of the next pulse at input 10, the memory element changes to state 011, and with the arrival of another pulse to the initial position 101,