SU1441374A1 - Устройство дл вывода информации - Google Patents

Устройство дл вывода информации Download PDF

Info

Publication number
SU1441374A1
SU1441374A1 SU874311740A SU4311740A SU1441374A1 SU 1441374 A1 SU1441374 A1 SU 1441374A1 SU 874311740 A SU874311740 A SU 874311740A SU 4311740 A SU4311740 A SU 4311740A SU 1441374 A1 SU1441374 A1 SU 1441374A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
register
information
Prior art date
Application number
SU874311740A
Other languages
English (en)
Inventor
Виктор Николаевич Ратников
Алексей Владимирович Марков
Ольга Игнатьевна Козлова
Константин Николаевич Денисюк
Original Assignee
Предприятие П/Я А-7070
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7070 filed Critical Предприятие П/Я А-7070
Priority to SU874311740A priority Critical patent/SU1441374A1/ru
Application granted granted Critical
Publication of SU1441374A1 publication Critical patent/SU1441374A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение отиоситс  к вычислительной технике и может быть использовано в различных системах управлени  в составе устройств дл  вывода командной информации. Цель изобретени  - повышение надежности устройства при нарушении нормальной работы управл ющей ЭВМ путем дополнительной блокировки вывода информащш. Устройство дл  вывода информации содержит депшфратор 1, триггеры 3,12 и 13, регистр 7, элементы И 5,9 и 14, одно- вибратор 10 и элемент ИЛИ П. 1  л.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в различных системах управле- 1ШЯ в составе устройств дл  вывода командной информации.
Цель изобретени  - повьшение надежности устройства.
На чертеже изображена функциональна  схема устройства дл  вьшода ин- формации.
На чертеже обозначены дешифратор I, входы 2 адреса данных устройства, первый триггер 3, вход 4 синхронизации устройства, второй элемент И 5, управл ющий вход 6 Вьшод устройства , регистр 7, вход 8 сброса устройства , первьй элемент И 9, одновибра- тор 10, элемент ИЛИ 11, второй триггер 12, третий триггер 13, третий элемент И 14.
Устройство работает следующим образом .
В исходном состо нии (устройство не выбрано) выходы дешифратора 1, элемента И 9 наход тс  в состо нии О, инверсный выход одновибратора 10 - в состо нии 1. Этот Уровень через элемент ИЛИ 1I подаетс  на R- вход регистра 7, поддержива  его вы- ходы в нулевом состо нии, и на R-вход третьего триггера 13, на выходе которого , таким образом, устанавливаетс  О, который запирает второй элемент И 5, блокиру  прохождение через него сигнала Вьшод с управл ющего входа 6. Дл  вывода информации управл ющей ЭВМ необходимо произвести предварительно установку третьего триггера 13 в состо ние 1. Дл  этого управ- л юща  ЭВМ выставл ет на входы 2 адрес третьего триггера 13, при этом на втором выходе дешифратора 1 по вл етс  активный уровень Г. По переднему (положительному) фроиту сиг- нала синхронизации с входа 4 на выходе элемента И 9 по вл етс  активный уровень 1, что приводит к запуску одновибратора 10, на выходе которого в течение времени Т устанавливаетс  уровень О, в результате чего при отсутствии (О) сигнала сброса с входа 8 на выходе элемента ИЛИ I1 устанавливаетс  О, который разрешает работу регистру 7 и третьему триггеру 13, не измен   при этом состо ни  их выходов, на выходе второго триггера 12 устанавливаетс  уровень 1, который передаетс  на первый вход
5
,
5 0
0 5 0 з Q j
третьего элемента И 14. Затем управл юща  ЭВМ выставл ет на входы 2 данные , (в данном случае безразлично какие ), которые никак не измен ют состо ние устройства. Команда Вывод, поданна  с управл ющего входа 6, открывает третий элемент И 14, на выходе которого устанавливаетс  уровень 1, который переводит выход третьего триггера 13 в разрешающее состо ние (уровень 1).
Управл юща  ЭВМ последовательно снимает команду Вывод с управл кще- го входа 6, сигнал синхронизации с входа 4 и данные с входов 2. Таким образом, на третьем входе элемента И 5 устанавливаетс  разрешающий уровень I, и устройство готово дл  приема и передачи информации на внешние устройства, дл  чего управл юща  ЭВМ в течение времени Т Тр выставл ет на входы 2 адрес регистра 7, при этом второй выход дешифратора 1 переходит в состо ние О, а на первом выходе устанавливаетс  активный уровень 1. По сигналу синхронизации на выходе второго триггера 12 устанавливаетс  уровень О, а на выходе первого триггера 3 - уровень 1, который подаетс  на первый вход второго элемента И 5. Управл юща  ЭВМ выставл ет на входы 2 данные, подлежащие выводу, на входы 6 - команду Вывод, котора  открывает второй элемент И 5 на выходе которого по вл етс  активный уровень 1, который передаетс  на С-вход регистра 7, вызыва  запись данньк, поданных с входов 2 на информационные входы регистра 7. На выходах регистра 7 устанавливаетс  информаци , подлежаща  выводу. Управл юща  ЭВМ снимает команду Вывод. При этом на С-входе регистра 7 и С-входе третьего триггера 13 устанавливаютс  уровни О. В момент перехода уровн  1 на С-входе третьего триггера 13 в состо ние О происходит передача уровн  О с информационного входа третьего триггера 13 на его выход, в результате чего на третьем входе второго элемента И 5 устанавливаетс  уровень О, который блокирует устройство дл  вывода. Затем управл юща  ЭВМ снимает сигнал синхронизации с входа 4 и данные с входов 2. Цикл вывода информации закончен, и устройство находитс  в исходном состо нии за ис
ключением того, что на выходе одно- вибратора 10, R-входе регистра 7 сохран етс  на врем  Тр уровень О и на выходах регистра 7 продолжает сохран тьс  записанна  информаци .
Дл  сохранени  или изменени  состо ни  записанной информации управ- л ннцей ЭВМ в течение времени необходимо произвести описанный цикл вьшода информации. -При этом одновиб- ратор 10 перезапускаетс  и на его выходе сохран етс  уровень О в течение времени Тр с момента перепуска. Если в течение времени Т р управл юща  ЭВМ не повторит цикл выводу информации , то через врем  Тр с момента перезапуска выход одновибратора 10 переходит в состо ние 1, что приводит к обнулению выходов регистра 7 и переходу устройства в исходное состо ние.
Если управл юща  ЭВМ произвела установку третьего триггера 13, но в течение времени Тр не завершила цикл вывода информации, то выход одновибратора 10 также переходит в состо ние 1, что приводит к обнулению регистра 7, третьего триггера 13 и переходу устройства в исходное состо ние . Прохождение активного уровн  1 по входу 8 приводит к переходу устройства в исходное состо ние.
Период времени 1р выбирает разработчик с учетом быстродействи  управл ющей ЭВМ и обслуживаемого технологического процесса.

Claims (1)

  1. Формула изобретени 
    Устройство дл  вывода информации содержащее дешифратор, первый триггер , первьй и второй элементы И, одновибратор , элемент ИЛИ, регистр, выходы которого  вл ютс  выходами устройства , входы дешифратора и информационные входы регистра  вл ютс  входами адреса данных устройства, информационный вход триггера соединен с первым выходом дешифратора, строби- рук ций вход первого триггера и первый вход первого элемента И  вл ютс  входом синхронизации устройства, выход триггера соединен с первым входом второго элемента И, второй вход кото- Iporo  вл етс  управл ющим входом устройства , выход второго элемента И соединен со стробирующим входом регистра , выход первого элемента И соединен с входом одновибратора, выход которо го соединен с входом сброса регистра, второй вход элемента ИЛИ  вл етс  входом сброса устройства, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены второй и третий триггеры , третий элемент И, второй выход дешифратора соединен с вторым входом первого элемента И и информационным входом второго триггера, а стробирую- щий вход второго триггера объединен
    с первым входом первого элемента И, выход второго триггера соединен с первым входом третьего элемента И, второй вход которого объединен с вторым входом второго элемента И, выход
    третьего элемента И подключен к вхо- ду установки в 1 третьего триггера, выход которого соединен с третьим входом второго элемента И, выход которого соединен с стробирующим входом третьего триггера, информационный вход которого подключен к шине нулевого потенциала устройства, а . вход сброса объединен с входом сброса регистра.
SU874311740A 1987-08-17 1987-08-17 Устройство дл вывода информации SU1441374A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874311740A SU1441374A1 (ru) 1987-08-17 1987-08-17 Устройство дл вывода информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874311740A SU1441374A1 (ru) 1987-08-17 1987-08-17 Устройство дл вывода информации

Publications (1)

Publication Number Publication Date
SU1441374A1 true SU1441374A1 (ru) 1988-11-30

Family

ID=21329928

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874311740A SU1441374A1 (ru) 1987-08-17 1987-08-17 Устройство дл вывода информации

Country Status (1)

Country Link
SU (1) SU1441374A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1203500, кл. G 06 F 3/00, 1984. *

Similar Documents

Publication Publication Date Title
US4853847A (en) Data processor with wait control allowing high speed access
SU1441374A1 (ru) Устройство дл вывода информации
US4567571A (en) Memory control for refreshing in a step mode
JPH0143392B2 (ru)
SU1483453A1 (ru) Устройство дл формировани адреса источника запроса
SU1575190A1 (ru) Устройство дл управлени динамической пам тью
SU1633418A1 (ru) Устройство управлени доступом к пам ти дл обмена массивами данных в многопроцессорной системе
RU2049363C1 (ru) Устройство для регенерации информации динамической памяти
SU1478249A1 (ru) Устройство дл индикации
SU1541624A1 (ru) Устройство дл буферизации информации
RU2030784C1 (ru) Устройство для поиска перемежающихся неисправностей в микропроцессорных системах
SU1156081A1 (ru) Устройство дл ввода информации в процессор
SU1596341A1 (ru) Устройство дл сопр жени двух ЭВМ
RU1807521C (ru) Устройство дл управлени регенерацией в полупроводниковой динамической пам ти
SU1348839A1 (ru) Устройство дл отладки программно-аппаратных блоков
SU1596333A1 (ru) Устройство дл обнаружени ошибок при передаче информации
SU1501156A1 (ru) Устройство дл управлени динамической пам тью
SU1705826A1 (ru) Устройство приоритета
SU1076954A1 (ru) Устройство дл контрол записи информации в блоках пам ти
RU2040809C1 (ru) Устройство для управления регенерацией в полупроводниковой динамической памяти
SU1488815A1 (ru) Устройство для сопряжения источника и приемника информации
SU1591026A1 (ru) Устройство .сопряжения эвм с каналом общего пользования
SU1709293A2 (ru) Устройство дл ввода информации
SU1658165A1 (ru) Устройство дл сопр жени источника информации с процессором
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора