SU1700557A1 - Устройство дл тестового контрол и диагностики цифровых модулей - Google Patents

Устройство дл тестового контрол и диагностики цифровых модулей Download PDF

Info

Publication number
SU1700557A1
SU1700557A1 SU894648664A SU4648664A SU1700557A1 SU 1700557 A1 SU1700557 A1 SU 1700557A1 SU 894648664 A SU894648664 A SU 894648664A SU 4648664 A SU4648664 A SU 4648664A SU 1700557 A1 SU1700557 A1 SU 1700557A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
block
output
inputs
group
Prior art date
Application number
SU894648664A
Other languages
English (en)
Inventor
Сергей Николаевич Абрамович
Александр Владимирович Абрамов
Юрий Владимирович Ананьев
Владимир Николаевич Москвин
Виктор Михайлович Пасынков
Original Assignee
Научно-Исследовательский И Конструкторско-Технологический Институт По Разработке Контрольно-Диагностического И Специального Оборудования Для Комплексного Централизованного Обслуживания Средств Вычислительной Техники "Тест"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский И Конструкторско-Технологический Институт По Разработке Контрольно-Диагностического И Специального Оборудования Для Комплексного Централизованного Обслуживания Средств Вычислительной Техники "Тест" filed Critical Научно-Исследовательский И Конструкторско-Технологический Институт По Разработке Контрольно-Диагностического И Специального Оборудования Для Комплексного Централизованного Обслуживания Средств Вычислительной Техники "Тест"
Priority to SU894648664A priority Critical patent/SU1700557A1/ru
Application granted granted Critical
Publication of SU1700557A1 publication Critical patent/SU1700557A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к контрольно- измерительной технике и может быть использовано дл  контрол  и диагностики цифровых блоков радиоэлектронной аппаратуры . Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет формировани  импульсных входных воздействий переменной длительности и независимого изменени  задержки считывани  по каждому каналу. С этой целью в устройство, содержащее блок пам ти тестов, блок пам ти реакций, блок пам ти адресов коммутации, коммутатор тестов , счетчик адреса, генератор тактовых импульсов, дешифратор, элемент ИЛИ, элемент И и блок регистров контрол , введены блок формировани  входных воздействий, блок синхронизации и блок триггеров реакций . 1 з.п.ф-лы, 5 ил., 1 табл. сл с

Description

Изобретение относитс  к контрольно- измерительной технике и может быть использовано дл  контрол  и диагностики цифровых блоков радиоэлектронной аппаратуры ,
Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет формировани  импульсных входных воздействий переменной длительности и независимого изменени  задержки считывани  по каждому каналу.
На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - функциональна  схема блока формировани  входных воздействий; на фиг. 3 - функциональна  схема блока регистров контрол ; на фиг. 4 - функциональна  схема блока синхронизации; на фиг. 5 - временна  диаграмма работы устройства.
Устройство (фиг. 1) содержит блок 1 пам ти тестов, блок 2 пам ти реакций, контролируемый модуль 3, блок 4 пам ти адресов коммутации, коммутатор 5 тестов, счетчик 6 адреса, элемент ИЛИ 7, элемент И 8, дешифратор 9, блок 10 регистров контоол , генератор 11 тактовых импульсов, блок 12 формировани  входных воздействий, блок 13 триггеров реакций, блок 14 синхронизации . Устройство имеет информационный вход 15, информационный выход 16 и вход 17 выбора режима
Блок 12 формировани  входных воздействий образован группой каналов входных воздействий. Блок 12 формировани  входных воздействий (фиг 2) содержит группу
VI
О О СЛ
сл
VI
регистров 18i-18n, группу счетчиков 19i 19П начала импульса, группу счетчиков 20i- 20п окончани  импульса, две группы элементов ИЛИ и , три группы элементов И 23i-23n, 24i-24n, 25i-25n и группу триггеров 26i-26n. Каждый канал формировани  входных воздействий (фиг. 2) содержит регистр 18 импульсного воздействи , счетчик 19 начала импульса, счетчик 20 окончани  импульса, элементы ИЛИ 21, 22, элементы И 23-25, триггер 26.
Блок 10 регистров контрол  (фиг. 3) содержит группу регистров 27i-27n и группу счетчиков 28-|-28п. Блок 14 синхронизации (фиг. 4) содержит мультиплексор 29, триггеры 30 и 31, элемент И-НЕ 32, счетчик 33. Блок 1 пам ти тестов служит дл  хранени  и формировани  тестовой последовательности , блок 2 пам ти реакций - дл  хранени  и считывани  результатов контрол , блок 4 пам ти адресов коммутации предназначен дл  хранени  контрольного распределени  входов и выходов контролируемого модул  3 по каждому каналу и в каждом такте тестовых воздействий.
Коммутатор Б тестов предназначен дл  переключени  входных и выходных каналов контролируемого модул  3. Счетчик 6 адреса служит дл  формировани  адресов блоков 1, 2 и 4. Элемент ИЛИ 7 дает возможность прибавл ть 1 к содержимому счетчика б адреса как от дешифратора 9, так и от генератора 11 тактовых импульсов. Элемент И 8 служит дл  подачи тактовых сигналов от генератора 11 под управлением блока 14. Дешифратор 9 служит дл  формировани  импульсов, предназначенных дл  первоначальной.загрузки блоков 1,4,10,12, считывани  результатов контрол  из блока 2 пам ти реакций, установки счетчика 6 адреса в О, прибавлени  к содержимому счетчика 6 адреса 1 (см. таблицу). Блок 10 регистров контрол  предназначен дл  хранени  величин задержки считывани  реакции контролируемого модул  3 и формировани  сигналов считывани  реакции контролируемого модул  3.
Генератор 11 тактовых импульсов служит дл  формировани  сигналов с частотой микротактов и сигналов тактовой частоты. Блок 12 формировани  входных воздействий предназначен дл  хранени  информации о начале и конце импульсных входных воздействий и формировани  сигналов входных воздействий. Блок 13 триггеров реакций служит дл  фиксации реакции контро- лируемого модул  3 на входные воздействи . Блок 14 синхронизации предназначен дл  управлени  работой блоков 1, 2, 4, 10 и 12. На вход 15 поступает информаци , записываема  в блоки 1,4, 10 и 12. Выход 16 предназначен дл  сьема реакций контролируемого модул  3. На вход 17 подаетс  код выборки соответствующего абонента .
Устройство дл  тестового контрол  и диагностики работает следующим образом.
Перед началом тестировани  на входе 17 устанавливаетс  код, соответствующий
0 сигналу установки в 0 счетчика 6 адреса По сигналу сопровождени  на выходе дешифратора 9 формируетс  импульс, который устанавливает в О по установочному входу счетчик 6 адреса. После обнулени 
5 счетчика 6 адреса на информационный вход 15 подаетс  первое тестовое слово, после чего на входе 17 устанавливаетс  код, соответствующий записи тестовой информации в блок 1 пам ти тестов, и подаетс  импульс
0 сопровождени . На соответствующем выходе дешифратора 9 формируетс  импульс, который записывает первое тестовое слово в блок 1 пам ти тестов по нулевому адресу. После этого на информационном входе 15
5 устанавливаетс  код, задающий распределение входных и выходных контактов контролируемого модул  3 на первом тестовом слове, а на входе 17 устанавливаетс  код, соответствующий записи информации в
0 блок 4 пам ти адресов коммутации, и подаетс  импульс сопровождени . На соответствующем выходе дешифратора 9 формируетс  импульс, который запи- сывает информацию, задающую
5 распределение входных и выходных контактов контролируемого модул  3 на первом тестовом слове в блок 4 пам ти адресов коммутации по нулевому адресу. Контролируемый модуль 3 может иметь большое ко0 личество выводов, поэтому, чтобы ограничить количество разр дов информационного входа 15, длину тестового слова и информацию о коммутации можно записывать в блоках 1 и 4 по группам. При этом
5 каждой группе на входе 17 должен соответствовать код выборки, который дает возможность записать информацию в блоках 1 и 4 по группам.
Дл  установки параметров импульсных
0 входных воздействий по соответствующему каналу на входе 15 устанавливаетс  информаци , котора  соответствует параметрам импульса по данному каналу контролируемого модул  3, а на входе 17 выборки уста5 навливаетс  код, соответствующий сигналу записи в регистр 18 выбранного канала блока 12 формировани  входных воздействий. Подаетс  импульс сопровождени . На выходе дешифратора 9 формируетс  импульс, который записывает информацию, установленную на входе 15 в выбранный регистр группы регистров импульсных воздействий . Аналогичным образом записываетс  информаци  в другие выбранные регистры группы регистров 181-18пимпуль- сных воздействий.
Дл  установки по выбранному каналу параметров контрол  на входе 15 устанавливаетс  информаци , соответствующа  необходимой задержке считывани  по данному каналу контролируемого модул  3, а на входе 17 выборки устанавливаетс  код, соответствующий сигналу записи в регистр группы регистров 27i-27n блока 10 регистров контрол . Подаетс  импульс con- ровождени . На выходе дешифратора 9 формируетс  импульс, который записывает информацию, установленную на входе 15, в выбранный регистр группы регистров 27т- 27П. Аналогичным образом записываетс  информаци  в другие выбранные регистры группы регистров 27i-27n. После записи информации в блоки 1, 4, 10 и 12 на первом такте на входе 17 устанавливаетс  код, соответствующий сигналу прибавлени  к со- держимому счетчика 6 адреса 1, и подаетс  импульс сопровождени . На соответствующем выходе дешифратора 9 формируетс  импульс, который через элемент ИЛИ 7 увеличивает содержимое счетчика 6 адреса на 1. Аналогичным образом записываетс  информаци  в блоки 1,4, 10 и 12 по всем остальным адресам.
Таким образом, адресаци  внутри блоков 1 и 4 (адресаци  тактов) происходит от счетчика 6 адреса, а выборка группы в блоках 1, 4, 10 и 12 (адресаци  каналов) от дешифратора 9.
После заполнени  блоков 1 и 4 и установки параметров контрол  и входных воз- действий в блоках 10 и 12 устройство переводитс  в режим выдачи тестовых воздействий , счетчик 6 адреса устанавливаетс  в О, запускаетс  генератор 11 тактовых импульсов. На первом выходе генератора 11 тактовых импульсов формируютс  импульсы частотой F, на втором выходе генератора 11 тактовых импульсов формируютс  импульсы, определ ющие частоту тактовых воздействий F/12. По сигналу с второго выхода генератора 11 тактовых импульсов запускаетс  блок 14. Считывание информации из блоков 1 и 4 происходит под действием импульсов, снимаемых с четвертого выхода блока 14.
. В зависимости от информации, запи- санной в регистры блока 12 формировани  входных воздействий, на выход блока 12 формировани  входных воздействий будет передаватьс  информаци , поступивша  из
блока 1 пам ти тестов, или импульсы, сформированные в блоке 12 формировани  входных зоздействий. В зависимости от информации, поступившей от блока 4 пам ти адресов коммутации, выход коммутатора
5тестов принимает значение информации, поступившей на его информационный вход с блока 12, если данный контакт коммутатора 5 подключен к входу контролируемого модул  3. Он же принимает высокоимпедан- сное состо ние, если данный контакт коммутатора 5 подключен к выходному контакту
.контролируемого модул  3, благодар  чему этот разр д на информационном входе блока 13 триггеров реакций будет принимать значени , которые задает контролируемый модуль 3.
По окончании импульса с второго выхода генератора 11 тактовых импульсов происходит увеличение содержимого счетчика
6адреса на 1 (через элемент ИЛИ 7). В качестве коммутатора 5 тестов могут быть использованы элементы типа 133ЛП8, 155ЛП8.555ЛП8. Блоки пам ти 1,2 и 4 могут быть выполнены на элементах К132РУ6А, блок 13 триггеров реакций - на микросхемах серии 531ТМ2, блоки 10, 11 и 12 - на элементах серии 531.
Формирование импульсных входных воздействий измен емой длительности и задержки считывани  с независимым изменением по каналам осуществл етс  следующим образом.
После запуска генератора 11 тактовых импульсов блок 14 начинает формировать сигналы на первом, втором, третьем и чет-, вертым выходах (фиг, 5). Формирование сигналов блока 14 происходит под действием сигналов, поступающих на вход синхронизации и вход режима с первого и второго выходов генератора 11 тактовых импульсов. Под действием импульса с первого выхода блока 14, подаваемого на вторые входы записи блоков 10 и 12, происходит перезапись параметров входных воздействий и задержка считывани  соответственно из регистров 18i-18n импульсных воздействий в счетчики 19i-19n и 20i-20n, а из регистров в счетчики 28i-28n.
По окончании импульса с первого выхода блока 14 импульсы частогы F в течение времени действи  такта с второго выхода блока 14 проход т через элемент И 8 на счетные входы блоков 10 и 12. Счетчики 19i 19П в блоке 12 определ ют начало действи  входного импульсного воздействи  по каждому каналу (начало определ етс  импульсом на выходе переноса счетчиков 19i-19n). Счетчики в блоке 12 определ ют
конец действи  импульсного воздействи  (окончание определ етс  импульсом на выходе переноса счетчиков 20t-20n).
Запись реакции в блок 13 триггеров реакций происходит по сигналу с выхода блока 10 регистров контрол  и определ етс  сигналами с выходов переноса счетчиков в моменты, определ емые информацией , записанной в счетчики 28i-28n.
Запись реакции из блока 13 триггеров реакций в блок 2 пам ти реакций происходит по сигналам, подаваемым в блок 2 пам ти реакций с третьего и четвертого выходов блока 14.
Формирование входных воздействий и запись реакции контролируемого модул  3 с использованием блока 12 формировани  входных воздействий (фиг. 2) и блока 10 регистров контрол  (фиг. 3) происходит следующим образом. Один такт тестировани  равен 12 периодам тактовой частоты (микротактам ), При этом счетчики , 20i- 20n, 28i-28n работают 8 микротактов (4 оставшихс  микротакта  вл ютс  холостыми и требуютс  дл  анализа реакции контролируемого модул  3):
Перед каждым тактом тестировани  (во врем  холостых тактов) происходит запись информации из регистров и 27i-27n в соответствующие счетчики 19i-19n, 20i- 20n, 28i-28n no сигналам с первого выхода блока 14. За врем  одного такта тестировани  счетчики 19i-19n, 20i-20n. 28r-28n работают в режиме счета 8 микротактов, и в зависимости от записанного в них числа в определенный микротакт формируют на своем выходе переноса импульс, Импульс формируетс  в микротакте, номер которого N равен инверсии трехразр дного числа D, записанного в счетчике, плюс
Например:
N D+ 1.
0 0, N 1
D 7 N 8
1)D2.,,DO 111 05...03 111 06 0,
В этом случае тест-набор через элемен- ты И 25i-25n (фиг. 2) поступает на входы данных триггеров , который фиксирует его в первом микротакте по сигналу от счетчиков 19i-19n начала импульса, т.е. входное воздействие будет представл ть 0 собой тест-набор из пам ти тестов. 2) 02...00 05.,.03 06 1 ТН-1.
В этом случае триггеры 26i-26n устано- 5 в тс  в нулевое состо ние по сигналу от счетчиков 19i-19n начала импульса и вернутс  в единичное состо ние по сигналу от счетчиков 20i-20n конца импульса.
Входное воздействие - одиночный от- 0 рицательный импульс, начало и конец которого определ ютс  разр дами 00.,.05 счетчиков 19i-19n и .
При этом, устанавлива  в определенные такты значение тестов ТН 0, в блоке 1 5 можно запретить формирование импульсов в этих тактах.
3)D2......D3 Об 1, тестовые такты THi-i 1, THi THi+i ... ТН1+к 0, 0 ТН|+к-м 1,
где i - номер тестового такта.
В этом случае в l-ом такте триггеры 26i- 26П установ тс  в нулевое состо ние по сигналу от счетчика 19i-19n начала импульса и 5 вернутс  в единичное состо ние в такте I+K+1 по сигналу от счетчиков 20ч-20п конца импульса.
Входное воздействие - одиночный отрицательный импульс длительностью К так- 0 тов с началом и концом в микротактах, определ емыми разр дами 00...05 регистра импульсного воздействи :
Формат регистра импульсного воздействи : DOl
01 02 03 D4 05
I
Код начала импульса
Код конца импульса
06- разрешение импульса {при Об 1)
07- X (безразличное состо ние).
8зависимости от значени  тест-набора (ТН) из блока 1 и содержимого регистров 18i-18n возможны три варианта формировани  входного воздействи :
50
Выходна  реакци  контролируемого модул  3 фиксируетс  в триггерах блока 13 триггеров реакций в любом заранее выбран- ном микротакте каждого такта по сигналу от счетчиков 28i-28n блока 10 регистров контрол . Номера микротактов стробировани  реакции определ ютс  содержанием регистров 27i-27n,
Информаци  из блока 13 триггеров реакций переписываетс  в блок 2 пам ти реакций в начале следующего такта по сигналам с третьего и четвертого выходов блока 14.
Блок 14 синхронизации (фиг. 5) работает следующим образом. Перед приходом очередного сигнала /Пуск триггеры 30 и 31 наход тс  в единичном состо нии (/Т1 /Т2 1), старший выход счетчика 33 /Т3 1.
Синхросигнал /Пуск О через мультиплексор 29 поступает на информационный вход триггера 30, и по первому импульсу F (фиг. 5) триггер 30 устанавливаетс  в нулевое состо ние, формиру  , который через мультиплексор 29 поступает на информационный вход триггера 31. Сигналы с инверсного выхода триггера 30 и с пр мого выхода триггера 31, поступа  на элемента И-НЕ 32, формируют сигнал , который поступает на вход разрешени  записи счетчика 33, По второму импульсу F в счетчик 33 по всем разр дам записываютс  О, установленные на его информационных входах. По второму импульсу F также устанавливаетс  в нулевое состо ние триггер 31, формиру  , в результате чего сигнал , сигнал /Т2 О, поступа  на вход разрешени  счетчика 33, переводит его в режим счета. Сигнал с инверсного выхода триггера 31 Т2 1, поступив на вход управлени  мультиплексора 29, переводит его в режим коммутации второй группы входов, Счетчик 33 отсчитывает 8 тактов частоты F, и по дес тому импульсу F на его старшем выходе сигнал /ТЗ становитс  равным Т . Этот сигнал через мультиплексор 29 поступает на информационные входы триггеров 30 и 31. По одиннадцатому импульсу F триггеры 30 и 31 устанавливаютс  в единичное состо ние. В результате схема установилась в исходное состо ние и готова к следующему такту.

Claims (2)

1. Устройство дл  тестового контрол  и диагностики цифровых модулей, содержащее блок пам ти тестов, блок пам ти реакций , блок пам ти адресов коммутации, коммутатор тестов, счетчик адреса, генератор тактовых импульсов, дешифратор, элемент ИЛИ, элемент И и блок регистров контрол , причем с первого по шестой выходы дешифратора соединены соответственно с входами записи блока пам ти тестов и блока пам ти адресов коммутации, первым входом записи блока регистров контрол , входом считывани  блока пам ти реакций , входом сброса счетчика адреса и первым входом элемента ИЛИ, входдешиф- ратора  вл етс  входом выбора режима ус|ройства , выход счетчика адреса подключен к адресным входам блока пам ти тестов, блока пам ти адресов коммутации и блока пам ти реакций, счетный вход счетчика ад- 5 реса соединен с выходом элемента ИЛИ, информационные входы блока регистров контрол , блока пам ти тестов и блока пам ти адресов коммутации объединены и образуют информационный вход устройства,
0 выход блока пам ти адресов коммутации подключен к управл ющему входу коммутатора тестов, выход которого  вл етс  выходом устройства дл  подключени  к входу контролируемого модул , счетный вход бло5 ка регистров контрол  соединен с выходом элемента И, а информационный выход блока пам ти реакций  вл етс  информационным выходом устройства, отличающее- с   тем, что, с целью расширени  функцио0 нальных возможностей ус.ройства за счет формировани  импульсных входных воздействий переменной длительности и независимого изменени  задержки считывани  по каждому каналу, оно содержит блок фор5 мировани  входных воздействий, блок синхронизации и блок триггеров реакций, при этом первый и второй информационные входы , первый и второй входы записи, счетный вход и информационный выход блока фор0 мировани  входных воздействий подключены соответственно к выходу блока пам ти тестов, информационному входу устройства , седьмому выходу дешифратора, перпому выходу блока синхронизации, выходу эле5 мент И и информационному входу коммутатора тестов, первый и второй входы элемента И соединены соответственно с первым выходом генератора тактовых импульсов и вторым выходом блока синхрони0 зации, второй вход записи блока регистров контрол  подключен к первому еыходу блока синхронизации, вход записи и выход блока триггеров реакций соединены соответственно с выходом блока регистров
5 контрол  и информационны /, входом блока пам ти реакций, информационный пход блока триггеров реакций  вл емс  входом устройства дл  подключени  ; выходу контролируемого модул , вход записи блока пз0 м ти реакций соединен с третьим выходом блока синхронизации, четвертый РЫХОД которого подключен к входам разрешени  обращени  блока пам тит ес ОБ, блока .ЗМРТИ реакций и блока пам ти адресов коммута5 ции, синхровход блока синхронизации соединен с первым выходом генератора тактовых импульсов, второй выход которого подключен к входу запуска блокз синхронизации и второму входу элемента ИП / при этом блок формировани  входных всздействий содержит группу регистров, две группы счетчиков, две группы элементов ИЛИ, три группы элементов И и группу триггеров, причем информационные входы и синхров- ходы регистров группы  вл ютс  соответст- венно вторым информационным аходом и первым входом записи блока формировани  входных воздействий, перва  группа выходов регистров группы подключена к соответствующим информационным входам одноименных счетчиков первой группы, втора  группа выходов регистров группы подключена к соответствующим информационным входам одноименных счетчиков второй группы, треть  группа выходов реги- стров группы соединена с первыми входами одноименных элементов И первой группы, вторые входы которых соединены с первыми входами одноименных элементов ИЛИ первой группы и подключены к соответству- ющим пр мым выходам одноименных триггеров группы, инверсные выходы которых Соединены с первыми входами одноименных элементов ИЛИ второй группы, выходы переноса первой и второй групп подключе- ны к вторым входам элементов ИЛИ соответственно второй и первой групп, выходы которых соединены соответственно с первыми и вторыми входами одноименных элементов И второй группы, выходы которых подключены соответственно к синхровхо- дам одноименныхтриггеров группы, информационные входы которых соединены соответственно с выходами одноименных элементов И третьей группы, первые входы которых подключены к выходам одноименных элементов И первой группы, причем вторые входы элементов И третьей группы
таилицл лешифг
О
О
0000 0000
 вл ютс  первым информационным входом блока, входы записи счетчиков первой и второй групп  вл ютс  вторым входом записи блока, а счетные аходы счетчиков первой и второй групп  вл ютс  счетным входом блока формировани  входных воздействий, выходом блока формировани  входных воздействий  вл ютс  пр мые выходы триггеров группы.
2. Устройство по п.1, о т л и ч а ю щ е е- с   тем, что блок синхронизации содержит мультиплексор, два триггера, элемент И-НЕ и счетчик, причем первый и второй выходы мультиплексора соединены соответственно с информационными входами первого и второго триггеров, пр мой выход первого триггера соединен с вторым информационным входом первой группы входов мультиплексора и  вл етс  третьим выходом блока, инверсный выход первого триггера подключен к первому входу элемента И-НЕ, второй вход которого соединен с входом разрешени  счета счетчика и пр мым выходом второго триггера, который  вл етс  четвертым выходом блока, инверсный выход второго триггера соединен с управл ющим входом мультиплексора и  вл етс  вторым выходом блока, выход элемента И-НЕ подключен к входу записи счетчика и  вл етс  первым выходом блока, выход последнего разр да счетчика соединен с первым и вторым входами второй группы информационных входов мультиплексора, первый информационный вход первой группы информационных входов которого  вл етс  входом запуска блока, синхровход которого образуют синхровходы триггеров и счетчика.
входных йодов 9
Аналогично } ( -7
ОУстановка счетчика 6
О Счет счетчика 6 через .элемент 7
Фиг. 1
g
C4l
rЮ LO
о
CD
r-
I,
ts
sgss lsggg y
I I I I I I I I I I I
ir§55ggggS
rf
g
I
i5
J
en
От блокам От блока 11 К блоку11 От блока М
е ntpSoiff kbitddd
еюим -
вйкан
К блоку 13
к блоку 13
ФигЗ
Фиг, 5
Времени
SU894648664A 1989-02-07 1989-02-07 Устройство дл тестового контрол и диагностики цифровых модулей SU1700557A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894648664A SU1700557A1 (ru) 1989-02-07 1989-02-07 Устройство дл тестового контрол и диагностики цифровых модулей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894648664A SU1700557A1 (ru) 1989-02-07 1989-02-07 Устройство дл тестового контрол и диагностики цифровых модулей

Publications (1)

Publication Number Publication Date
SU1700557A1 true SU1700557A1 (ru) 1991-12-23

Family

ID=21427891

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894648664A SU1700557A1 (ru) 1989-02-07 1989-02-07 Устройство дл тестового контрол и диагностики цифровых модулей

Country Status (1)

Country Link
SU (1) SU1700557A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1374230, кл. G 06 F 11/26, 1985. Авторское свидетельство СССР fsfe 1376087, кл. G 06 F 11 /00, 1986. *

Similar Documents

Publication Publication Date Title
SU1700557A1 (ru) Устройство дл тестового контрол и диагностики цифровых модулей
SU1683015A1 (ru) Устройство дл тестового контрол и диагностики цифровых модулей
SU1269139A1 (ru) Устройство дл контрол цифровых узлов
SU1196875A1 (ru) Устройство дл функционального контрол цифровых блоков
SU1376087A1 (ru) Устройство дл тестового контрол и диагностики цифровых модулей
SU1319079A1 (ru) Устройство дл контрол полупроводниковой пам ти
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU1529221A1 (ru) Многоканальный сигнатурный анализатор
SU1545224A1 (ru) Устройство дл сопр жени ЭВМ с абонентом
SU1377858A1 (ru) Устройство дл регистрации неисправностей
SU1168952A1 (ru) Устройство дл контрол дискретной аппаратуры с блочной структурой
SU1529293A1 (ru) Устройство дл формировани тестовой последовательности
SU1032457A1 (ru) Логический анализатор
SU1401468A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1578714A1 (ru) Генератор тестов
SU1553978A1 (ru) Устройство дл тестового контрол цифровых блоков
SU1381509A1 (ru) Устройство дл контрол логических блоков
SU1751859A1 (ru) Многоканальный преобразователь последовательного кода в параллельный
RU1795511C (ru) Устройство дл индикации
SU1490676A1 (ru) Микропрограммное устройство управлени
SU1705876A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1010632A1 (ru) Устройство дл задани тестов
SU1170446A1 (ru) Устройство дл определени свойств полноты логических функций
SU1520531A1 (ru) Устройство дл сопр жени ЭВМ с абонентами
RU1800646C (ru) Устройство дл отображени состо ни контролируемых объектов