SU1269139A1 - Устройство дл контрол цифровых узлов - Google Patents
Устройство дл контрол цифровых узлов Download PDFInfo
- Publication number
- SU1269139A1 SU1269139A1 SU853882543A SU3882543A SU1269139A1 SU 1269139 A1 SU1269139 A1 SU 1269139A1 SU 853882543 A SU853882543 A SU 853882543A SU 3882543 A SU3882543 A SU 3882543A SU 1269139 A1 SU1269139 A1 SU 1269139A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- multiplexer
- information
- group
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано дл проверки исправности цифровых устройств с использованием метода сигнатурного анализа . Целью изобретени вл етс повьшение достоверности контрол . Устройство содержит генератор тестов. мультиплексор контролируемых сигналов , три мультиплексора управл ющих сигналов, сигнатурный анализатор, блок управлени мультиплексором, блок индикации номера параметра, блок сравнени сигнатур, блок пам ти, элемент И, элемент задержки и триггер . Введение в состав устройства блока пам ти расширило возможности адресации мультиплексоров управл ющих сигналов за счет обеспечени независимой коммутации произвольных управл ющих сиглалов Пуск, Стоп и синхронизации из числа имеющихс в контролируемом узле совместно с I любым из контролируемых сигналов. За счет сокращени общего количества л входов мультиплексоров управл ющих сигналов обеспечено упрощение устройства . 2 ил. to О) со со со
Description
Изобретение относитс к цифровой вычислительной технике и может быть использовано дл проверки исправност цифровых устройств с использованием метода сигнатурного анализа. Цель изобретени - повышение достоверности контрол . На фиг. 1 представлена структурна схема устройства} на фиг. 2 функциональна схема блока управлени мультиплексором. Устройство содержит генератор 1 тестов, контролируемый узел 2, мультиплексор 3, блок 4 пам ти, сигнатур ный анализатор (СА) 5, блок 6 з правлени мультиплексором, блок 7 индикации номера параметра, блок 8 сравнени сигнатур, триггер 9 D-типа, элемент 10 задержки, элемент И 11, мультиплексоры 12-14 сигналов Стоп Пуск и синхронизации соответственно . СА 5 содержит формирователь 15 из мерительного интервала и сдвиговый регистр 16 с обратными св з ми через сумматор по модулю два. Позици ми 17-19 обозначены соответственно группы входных сигналов Пуск, Стоп и синхронизации мультиплексоров 12-14. Кроме того, устройство с держит входы Стоп 20, Пуск 21 и синхронизации 22, информационный вход 23 и установочный вход 24 СА 5 вход 25 начальной установки устройс ва, стробирующий выход 26 СА 5, управл ющий вход 27 и группу информационных выходов 28 блока 6 управлени мультиплексором, первую -группу входов 29 блока 8 сравнени сигнатур группу информационных выходов 3D СА 5, вторую группу Входов 31 блока 8 сравнени сигнатур, выход 32 блока 8 сравнени сигнатур, выход 33 технического состо ни контролируемого узла. Группа информационных выходов 28 блока 6 управлени мультиплексором Подключена к входам 34 блока 7 индикации, к адресным входам 35 мул типлексора 3 контролируемых сигнало и к адресным входам 36 блока 4 пам ти , к входам которого также подключены выходы 37 коммутации ре има работы контролируемого узла 2. Три группы информационных вьжодо 38-40 блока 4 пам ти подключены к группам адресных входов мультиш1:ексоров 12-14 соответственно. Регистр 16 имеет входы начальной установки 41 и синхронизации 42. Блок 6 управлени мультиплексором (фиг. 2) содержит переключатель 43установки начального номера контролируемого сигнала, блок 44 сравнени кодов, перва группа информационных входов которого подключена к выходам счетчика 45, а втора - к переключателю 46 установки номера последнего контролируемого сигнала провер емого узла. Выход 47 блока 44сравнени кодов через элемент 48 задержки и элемент ИЛИ 49 подключен к входу 50 сброса счетчика 45. Устройство работает следующим образом . На заранее заданные входы контролируемого узла 2 поступают стимулирующие сигнсшы с выхода генератора 1 тестов. Дл обеспечени синхронности стимулирующих сигналов с остальными сигналами, формируемыми узлом 2, из последнего в генератор 1 тестов поступает опорный синхронизирующий сигнал . При этом на выходах контролируемого узла 2 вырабатываютс определенные двоичные последовательности. Проверка работоспособности узла 2 проводитс путем контрол двоичных последовательностей на его выходах, подключенных к информационным входам мультиплексора 3. Переключателем 43 начального номера контролируемого сигнала устанавливают номер того выхода, с которого должна начинатьс проверка контролируемого узла 2, а переключателем 45 конечного номера контролируемого сигнала - номер последнего провер емого выхода узла 2. Если переключатель 43 начального номера контролируемого сигнала отсутствует, проверка всегда начинаетс с нулевого выхода . При подаче импульса на вход 25 начальной установки устройства триггер 9 сбрасываетс , формирователь 15 измерительного интервала СА 5 устанавливаетс в исходное состо ние ожидани запускающего сигнала. Задним фронтом импульса начальной установки в блоке 6 управлени мультиплексором в счетчик 45 записьшаетс начальный код, поступающий с первого переключател 43 начального номера контролируемого сигнала. Указанный код с выхода счетчика 45
3
поступает на группу информационных выходов 28 блока 6 управлерш мультиплексором и на адресные входы мультиплексора 3 и блока 4 пам ти. На выходе блока 44 сравнени кодов при этом сигнал отсутствует.
При этом в мультиплексоре 3 откры выход, соответствутаций номеру контролируемого сигнала, а с выходов 38-40 блока 4 пам ти на адресные в.ходы мультиплексоров 12-14 поступает код выбора набора управл ющих сигналов, записанный в соответствующей данному номеру контролируемого сигнала чейке блока 4 пам ти. На входы 20-22 формировател 15 измерительного интервала СА 5 поступают соответствующие сигналы Стоп,Пуск и синхронизации узла 2, относ щиес к контролируемому сигналу. При поступлении сигнала Пуск на вход 21 СА 5 он проходит на формирователь 15 измерительного интервала, который переходит в состо ние измерени и вырабатывает импульс установки, поступающий на вход 41 начальной установки регистра 16. В этом состо нии в формирователе 15 измерительного интервала блокируетс воздействие импульсов , поступаюид х на вход 21, и разрешаетс прием импульсов, поступающих на вход 20.
В состо нии измерени формирователь 15 измерительного интервала вырабатывает измерительный строб, разрешающий прохождение синхронизирующих сигналов на вход 42 синхронизации регистра 16.
Синхронизирующими сигналами в регистр 16 записываетс поток данных первого контролируемого сигнала, поступающего с выхода мультиплексора 3 на информационный вход 23 СА 5. В конце интервала проверки первого контролируемого сигнала узла 2 на. вход 20 формировател 15 с выхода мультиплексора 12 поступает импульс, .перевод щий формирователь 15 в состо ние ожидани нового запускающего (Сигнала. При этом прекращаетс формирование измерительного строба, в св зи с чем запрещаетс прохождение импульсов на синхронизирующий вход регистра 16. После окончани измерительного интервала код состо ни регистра 16, так называема сигнатура , поступает на группу входов 3 блока 8 сравнени сигнатур, реализуе
1394
мого на основе запоминающего устройства . Втора группа входов 29 блока
8подключена к информационным выходам 28 блока 6 управлени мультиплесором . Дл каждого контролируемого сигнала отведено поле пам ти, содержащее 2 чеек (к - разр дность сигнатуры ) . В блоке 8, в чейке ЗУ, адрес которой соответствует правильно сигнатуре первого контролируемого сигнала записана 1, а в остальных чейках пам ти ЗУ, соответствующего первому контрольному сигналу, записаны О. Если исправному состо нию первого контролируемого сигнала соответствует несколько возможных сигнатур , 1 записана в нескольких соответствующих чейках ЗУ.
Соответственно, если сигнатура правильна , с выхода 32 блока 8 сравнени сигнатур считываетс сигнал 1, в противном случае О. Этот сигнал поступает на D-вход триггера 9. Запись информации в триггер
9производитс задним фронтом измерительного строба.
Если сигнатура первого контролируемого сигнала правильна , триггер
9переключаетс в состо ние 1 на вход элемента И 11 и на выход 33 устройства поступает разрешающий потенциал . В противном случае в триггер 9 записываетс О и на вход элемента И 11 и на выход 33 устройства поступает запрещающий потенциал . В первом случае задним фронтом измерительного строба через элемент
10задержки и элемент И 11 увеличиваетс на 1 содержимое счетчика45 блока 6 управлени мультиплексором , что соответствует установлению на группе информационных выходов 28 кода следующего номера контролируемого сигнала. В мультиплексоре 3 закрываетс выход предыдущего контролируемого сигнала и открываетс выход следующего контролируемого сигнала , а с выходов 38-40 блока 4 пам ти на адресные входы мультиплексоров поступает код выбора набора управл ющих сигналов, записанный в чейке блока 4, соответствующий номеру следующего контролируемого сигнала.
При этом к информационному входу 23, синхронизирующему входу 22 СА 5, а также к его входам Пуск 21 и Стоп 20 подключаетс второй конт51
ролируемый сигнал провер емого узла 2, а также соответствующие ему управл ющие сигналы Пуск, Стоп и синхронизации.
Цикл измерени повтор етс , и еели сигнатура второго контролируемого сигнала правильна , аналогичным образом устройство переходит к проверке третьего сигнала и т.д. Если сигнатуры всех сигналов правильные, счетчик 45 от начального состо ни последовательно проходит через все состо ни до последнего. После проверки сигнала на последнем выходе узла 2, если сигнатура правильна , счетчик 45 переключаетс .в состо ние когда на его выходах устанавливаетс код, равный коду, набранному на втором переключателе 46 номера последнего контролируемого сигнала. При этом на выходе 47 блока 44 сравнени кодов вырабатываетс сигнал, который через элемент 48 задержки и элемент ИЛИ 49 Поступает на вход 50 начальной установки счетчика 45, и цикл повтор етс сначала,
В течение всего этого времени наличие высокого потенциала на выходе 33 свидетельствует о работоспособности провер емого узла с достоверноетью , определ емой количеством К разр дов регистра 16, Если же в процессе контрол сигнатура одного из сигналов оказываетс неправильной, то с зоны пам ти блока 8, соответствующей этому сигналу, считываетс низкий потенциал, который записываетс в триггер 9, Прохождение счетных импульсов через элемент И 11 на счетчик 45 запрещено и на выходе счетчика 45 остаетс код номера сигнала, который классифицирован как неисправный . Этот код индицируетс блоком 7 и служит исходной посылкой дл замен отказавшего узла или более детальной диагностики. Одновременно на выходе 33 устройства устанавливаетс низкий потенциал, снидетельствующи:й о неработоспособности узла 2, Если узел состоит из нескольких съемных частей, блоком 7 может индицироватьс не номер контрблируемого сигнала, а непосредственно номер отказавшей части узла 2, Если от устройства требуетс локализаци отказа с точностью до микросхемы, то в поле пам ти соответствующего сигнала в чейках,ЗУ блока 8, адреса которых
396
равны сигна1урам, нырабатывае-мым при отказах соответстБукичей микросхемы , в первом разр де, св занном с выходом 32 блока 8., записываетс О, а в остальных разр дах - код номера отказавшей микросх€;мы, который отображаетс блоком 7 индикации.
В случае неработоспособности контролируемого узла обеспечиваетс оперативна информаци о месте повреждени вплоть до номеров отказавших частей и микросхем.
Выбор требуемого набора управл ющих сигналов дл каждого контролируемого сигнала опредеш етс кодом, записанным в чейках блока 4 пам ти. Количество чеек блока 4 определ етс количеством контролируемых сигналов узла 2 с учетом разных режимов его работы. Адресаци чеек блока 4 осуществл етс группой информационных выходов 28 блока 6 управлени мультиплексором и группой выходов 37 коммутации режима работы контролируемого узла 2. Три группы информационных выходов блока 4 пам ти вл ютс управл ющими (адресными) входами мультиплексоров 12-14. Количество разр дов в каждой чейке блока 4 N .+ blogjfe -t- . (Q, 6 ,c - число соответственно сигналов синхронизации, Пуск и Стоп, поступающих из контролируемого узла),
Таким образом, в предлагаемом устройстве отсутствует непосредственна св зь адресных входов мультиплексоров 12-14 управл ющих сигналов между собой и с адресныг-м входами мультиплексора данных, что приводит к отсутствию жесткой прив зки каждого из управл ющих сигналов Пуск, Стоп и синхронизации друг к другу и к конкретным контролируемым сигналам, поступающим из провер емого узла на информационные входы мультиплексора данных.
Кроме того, число информационных входов каждого мультиплексора 12-14 управл ющих сигналов уменьшаетс до числа сигналов Пуск, Стоп и синхронизации , что приводит к упрощению устройства.
Claims (1)
- Формула изобретениУстройство дл контрол цифровых узлов, содержащее генератор тестов, мультиплексор контролируемых сигна71лов, сигнатурный анализатор, блок управлени мультиплексором, блок индикации номера сигнала, блок сравнени сигнатур, элемент И, элемент задержки, триггер и три мультиплексоpa управл ющих сигналов, причем информационный выход и синхровход генератора тестов соединены соответственно с входом и синхровыходом контролируемого узла, перва группа информационных выходов которого соединена с группой информационных входов мультиплексора контролируемых сигналов, выход которого соединен с информационным входом сигнатурного анализатора , входы Пуск, Стоп и синхронизации которого соединены с выходами соответствующих мультиплексоров управл ющих сигналов, информационные входы которых соединены с соответствующими выходами второй группы информационных выходов контролируемого узла, стробирующий выход сигнатурного анализатора соединен с С-входом триггера и через элемент задержки с первым входом элемента И, выход которого соединен со стробирующим входом блока управлени мультиплексором , выход триггера вл етс выходом неисправности устройства и подключен к второму входу элемента1398И, D-вход триггера соединен с выходом равенства блока сравнени сигнатур , перва группа информационных входов которого соединена с группой информационных выходов сигнатурного анализатора, группа выходов управл ющей информации блока управлени мультиплексором соединена с группой управл ющих входов мультиплексора контролируемых сигналов, группой входов блока индикации номера сигнала и второй группой информационных входов блока сравнени сигнатур, вход начальной установки устройства соединен с установочными входами сигнатурного анализатора, блока управлени мультиплексором и R-входом триггера, отличающеес тем, что, с Целью повьшени достоверности контрол , устройство содержит блок пам ти, перва и втора группы адресных входов которого соединены -соответственно с группой выходов управл ющей информации блока управлени мультиплексором и груп- пой адресных вьпсодов контролируемого узла,перва ,втора и треть группы информационных выходов блока пам ти соединены с группами адресных входов соответствующих мультиплексоров управл юпщх сигналов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853882543A SU1269139A1 (ru) | 1985-04-08 | 1985-04-08 | Устройство дл контрол цифровых узлов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853882543A SU1269139A1 (ru) | 1985-04-08 | 1985-04-08 | Устройство дл контрол цифровых узлов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1269139A1 true SU1269139A1 (ru) | 1986-11-07 |
Family
ID=21172497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853882543A SU1269139A1 (ru) | 1985-04-08 | 1985-04-08 | Устройство дл контрол цифровых узлов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1269139A1 (ru) |
-
1985
- 1985-04-08 SU SU853882543A patent/SU1269139A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 978154, кл. G 06 F 11/16, 1981. Авторское свидетельство СССР № 1120338, кл. G 06 F 11/26, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1269139A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1265778A1 (ru) | Многоканальное устройство тестового контрол логических узлов | |
SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1432528A2 (ru) | Устройство дл контрол функционировани логических блоков | |
SU1403097A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1700557A1 (ru) | Устройство дл тестового контрол и диагностики цифровых модулей | |
SU1386995A1 (ru) | Сигнатурный анализатор | |
SU1691841A1 (ru) | Устройство дл контрол цифровых объектов | |
SU1376087A1 (ru) | Устройство дл тестового контрол и диагностики цифровых модулей | |
SU1168951A1 (ru) | Устройство дл задани тестов | |
SU1405059A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1120338A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1597881A1 (ru) | Устройство дл контрол дискретных сигналов | |
SU1529221A1 (ru) | Многоканальный сигнатурный анализатор | |
SU1013956A2 (ru) | Устройство дл контрол логических схем | |
SU1343417A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1265859A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU1319079A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1545224A1 (ru) | Устройство дл сопр жени ЭВМ с абонентом | |
SU911532A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1132291A1 (ru) | Устройство дл регистрации сигналов неисправности | |
SU1531100A1 (ru) | Устройство дл контрол радиоэлектронных блоков | |
SU1564629A2 (ru) | Устройство дл контрол логических блоков | |
SU1354142A1 (ru) | Устройство дл контрол цифровых интегральных микросхем | |
SU1596337A1 (ru) | Устройство дл тестового контрол временных соотношений |