SU1683179A1 - Устройство дл уплотнени @ -кода - Google Patents

Устройство дл уплотнени @ -кода Download PDF

Info

Publication number
SU1683179A1
SU1683179A1 SU894655726A SU4655726A SU1683179A1 SU 1683179 A1 SU1683179 A1 SU 1683179A1 SU 894655726 A SU894655726 A SU 894655726A SU 4655726 A SU4655726 A SU 4655726A SU 1683179 A1 SU1683179 A1 SU 1683179A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
output
logic
inputs
Prior art date
Application number
SU894655726A
Other languages
English (en)
Inventor
Александр Васильевич Ткаченко
Сергей Анатольевич Красиков
Александр Владимирович Забудько
Валерий Иванович Глушков
Владимир Ильич Шинко
Original Assignee
Краснодарское высшее военное командно-инженерное училище ракетных войск
Предприятие П/Я Г-4190
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Краснодарское высшее военное командно-инженерное училище ракетных войск, Предприятие П/Я Г-4190 filed Critical Краснодарское высшее военное командно-инженерное училище ракетных войск
Priority to SU894655726A priority Critical patent/SU1683179A1/ru
Application granted granted Critical
Publication of SU1683179A1 publication Critical patent/SU1683179A1/ru

Links

Landscapes

  • Communication Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и передаче данных. Целью изобретени   вл етс  расширение области применени  за счет уплотнени  пакетной формы ц-кода. Устройство содержит группу триггеров, группу элементов И, группу блоков входной логики, блок выходной логики с соответствующими св з ми. 2 ил.

Description

Изобретение относитс  к вычислительной технике и передаче данных, может быть использовано дл  уплотнени  пакетной формы ti-кода
Цель изобретени  - расширение области применени  за счет уплотнени  пакетной формы ti-кода.
На фиг.1 представлена схема устройства дл  уплотнени  t-кода; на фиг.2 - схема блока входной логики.
Устройство (фиг.1) содержит группу триггеров 1.1 - 1 .п. группу элементов И 2.1 - 2.П-4, группу информационных входов 3.1 - З.п устройства, последовательный информационный вход 4 устройства, выход 5 устройства , вход 6 задани  режима устройства, тактовый вход 7 устройства, группу блоков 8.1 - 8.п входной логики, блок 9 выходной логики и вход 10 сброса устройства.
Блок 8 входной логики (фиг.2) содержит первый и второй элементы И 11 и 12, элемент ИЛИ 13, третий, четвертый, п тый, второй и первый входы 14-18 блока 8 входной логики соответственно, выход 19 блока 8 входной логики и триггер 20, причем вход 14
соединен с синхровходом триггера 20, вход 15 - с информационным входом триггера 20, вход 16 и пр мой выход триггера 20 соединены с входами элемента И 11, вход 17 и инверсный выход триггера 20 соединены с входами элемента И 12, вход 18, выходы элементов И 11 иИ12-с входами элемента ИЛИ 13, выход элемента ИЛИ 13 соединен с выходом блока 19 блоха 8 входной логики.
Схема блока 9 выходной логики совпадает со схемой блока 8 входной логики, за исключением того, что отсутствует вход 18,
Обща  форма числа в пакетной форме ti-кода имеет вид:
...0110...01ЮО 01100...О
у, , j
сл
с
о
00 OJ
шал
чэ
то
mi
т
пи
(1)
где , п - разр дность кода;
, k - число пакетов.
Из формы представлени  видно, что дл  t-f-кода, характерно наличие пакетов из двух единиц, разделенных в общем случае хот  бы трем  нулевыми символами, Сущность
работы устройства основываетс  на пропуске единицы и трех нулевых значений при последовательном считывании кодовой информации,
Триггеры 1.1 - 1.п с блоками 8 входной логики предназначены дл  запоминани  информации и образовани  сокращенной комбинации с целью дальнейшей передачи. Элементы И 2.1 - 2,п-4 предназначены дл  непосредственного сокращени  комбинации кода с дальнейшим ее запоминанием в триггерах 1,1 - 1.п, входы 3.1 - З.п - дн  параллельного занесени  информации, сокращают врем  занесени  кода, вход4 дл  последовательного занесени , если это необходимо , и вход 6 - дл  управлени  процессом .кодировани . Первый импульс, поданный поспе внесени  кодовой комбинации , преобразует путь перемещени  кода , второй импульс подаетс  после считывани  информации с устройства и сброса триггеров 1.1 - 1,п в нулевое состо ние , он сбрасывает триггер 20 в нулевое состо ние, подготавлива  устройство к приему другой, кодовой комбинации. Вход 7 предназначен дл  синхронизации работы, вход 10 сброса - дл  обнулени  триггеров 1.1 - 1,п, а выход 5 - дл  выдачи кодовой комбинации в сокращенном виде.
Вход 18 блока входной логики предназначен дл  параллельного занесени  информации в триггеры 1.1 - 1.п, вход 17 блока входной логики, элемент А 12 и элемент ИЛИ 13-дл  последовательного занесени  информации в триггеры 1.1 - 1.п и считывани  преобразованной кодовой комбинац.ии. Входы 15 и 16 блока входной логики, элемент И 11 и триггер 20 организуют уплотнение кода. Триггер 20 переключает элементы И 11 и 12. Вход 17 блока выходной логики, элемент И 12, элемент ИЛИ 13 предназначены дл  считывани  сокращенной комбинации . Входы 15 и 16 блока 9 выходной логики, элемент И 11 и триггер 20 органиау- ют уплотнение кода аналогично блокам входной логики.
Устройство работает следующим образом .
В триггеры 1.1 -- 1.п заноситс  ti-код последовательно через вход 4, параллельно - через входы 3,1 - 3 п. Дл  tt-кода характерно наличие пар единиц, при этом после каждой такой пары слева направо следуют не менее трех нулей. Необходимо исключить три нулевых символа, сто щих после пары единиц, и единицу младшего разр да из этой пары, ti-код заноситс  младшим разр дом вперед (в триггер 1.п) соответственно старший разр д находитс  в триггере 1.1. Счет информации производитс  младшим разр дом вперед. После занесени  кодовой информации в триггеры1.1 - 1,п на вход 6 подаетс  импульс, который проходит на входы 14 блоков входной логики. Пусть в
триггеры 1.1 и 1.2 была занесена пара единиц , тогда соответствующий триггер 20 перейдет в единичное состо ние, так как он соединен с выходом элемента И 2.1, на входах которого по вились единичные уровни
0 напр жений с выходов триггеров 1.1 - 1.2. Триггер 20 блока 8.6 входной логики включает канал передачи информации от триггеров 1.1 - 1.6 и выключает канал от триггеров 1.2 - 1.3.., 1,6. Таким образом триггеры 1.2 5 1.5 перестают участвовать в сдвиге кода.
Блок входной логики управл ет сдвигом кода следующим образом. Триггер 20, наход щийс  в нулевом состо нии, заставл ет код перемещатьс  обычным образом по ка0 налу; вход 17 блока, элемент И 12, элемент ИЛИ 13 и выход 19 (фиг.2). Триггер 20, наход щийс  в единичном состо нии заставл ет код перемещатьс  укороченным путем; вход 16 блока, элемент И 11, ИЛИ 13, выход 19
5 (фиг.2). Аналогично работает блок выходной логики. За счет перехода сразу через четыре триггера, следующих за единицей старшего разр да пары, при считывании комбинации происходит сокращение ее длины. Условие
0 дальнейшей передачи единицы при считывании обеспечивает соединение входа 16 блока входной логики с выходом триггера, после которого уже производилось сокращение кода.

Claims (1)

  1. 5 После последовательного считывани  информации и сброса триггеров 1,1 - 1,п в нулевое состо ние на вход 6 подаетс  второй импульс, который сбрасывает триггеры 20 блоков входной и выходной логики в ну0 левые состо ни  - устройство готово к прин тию следующей кодовой информации. Формула изобретени  Устройство дл  уплотнени  t-кода, содержащее группу триггеров, группу блоков
    5 входной логики, группу элементов И и выходной логикм, причем группа информационных входов устройства соединена с первыми входами соответствующих блоков входной логики группы, последовательный
    0 информационный вход устройства соединен с вторым входом первого блока входной логики группы, выход К-го (.п-1, n - разр дность кода) триггера группы соединен с BTOpwNS входом (К-Н)-го блока входной логи5 ки группы, аыходы блоков входной логики группы соединены с информационными входами соответствующих триггеров группы , тактовый вход и вход сброса устройства соединены соответственно с входами разрешени  записи и входами установки в О
    триггеров группы, вход задани  режима устройства соединен с третьими входами блоков входной логики группы, выход п-го триггера группы соединен с первым входом блока выходной логики, выход которого соединен с выходом устройства, выходы 1-го и (1+1)-го( - п-4)триггеров группы соединены соответственно с первым и вторым входами 1-го элемента И группы, вход задани  режима устройства соединен с вторым входом блока выходной логики, отличающ
    0
    е е с   тем, что, с целью расширени  области применени  за счет уплотнени  пакетной формы t;f-кода, выход J-го ( -n-5) элемента И группы соединен с четвертым входом 0+5}-го блока входной логики группы, выход j-ro триггера группы соединен с п тым входом 0+5}то блока входной логики группы, выходы (п-4)-х элемента И группы и триггера группы соединены соответственно с третьим и четвертым входами блока выходной логики.
    11
    16
    11
    18 о
    13
    19 -о
SU894655726A 1989-02-27 1989-02-27 Устройство дл уплотнени @ -кода SU1683179A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894655726A SU1683179A1 (ru) 1989-02-27 1989-02-27 Устройство дл уплотнени @ -кода

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894655726A SU1683179A1 (ru) 1989-02-27 1989-02-27 Устройство дл уплотнени @ -кода

Publications (1)

Publication Number Publication Date
SU1683179A1 true SU1683179A1 (ru) 1991-10-07

Family

ID=21431078

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894655726A SU1683179A1 (ru) 1989-02-27 1989-02-27 Устройство дл уплотнени @ -кода

Country Status (1)

Country Link
SU (1) SU1683179A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1568245, кл. Н 03 М 7/30, 1988, Авторское свидетельство СССР № 1619405, кл. Н 03 М 7/30, 1988. *

Similar Documents

Publication Publication Date Title
US4498174A (en) Parallel cyclic redundancy checking circuit
JPS6247008B2 (ru)
EP0017091A1 (en) Two-mode-shift register/counter device
SU1683179A1 (ru) Устройство дл уплотнени @ -кода
DE3881220D1 (de) Kommunikationsvermittlungselement.
GB1528273A (en) Methods of and apparatus for the encoded transmission of information
SU1619405A1 (ru) Устройство дл уплотнени пакетной формы @ -кода
JP2553492B2 (ja) 信号多重送信装置
SU1103239A1 (ru) Устройство дл контрол параллельного кода на четность
SU710104A1 (ru) Коммутатор
SU1081637A1 (ru) Устройство дл ввода информации
SU1105894A1 (ru) Устройство дл приоритетного опроса
SU1762304A1 (ru) Устройство дл выделени экстремального числа
SU553609A1 (ru) Устройство св зи
SU1383508A1 (ru) Преобразователь последовательного кода в параллельный
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU1714609A1 (ru) Устройство дл формировани теста блока оперативной пам ти
SU1005189A1 (ru) Устройство дл считывани информации из ассоциативной пам ти
SU1662006A1 (ru) Устройство дл уплотнени т - кодов
SU1288706A1 (ru) Устройство дл сопр жени ЭВМ с каналами св зи
SU1425696A1 (ru) Устройство дл сопр жени каналов ввода-вывода с абонентами
SU758002A1 (ru) Многоканальное цифровое частотно' избирательное устройство 1
SU1282143A1 (ru) Устройство дл ввода информации
SU1536399A1 (ru) Устройство дл умножени матриц
SU1010717A1 (ru) Генератор псевдослучайных последовательностей