SU553609A1 - Устройство св зи - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может найти применение дл  построени  устройства св зи между объектами различного назначени .

Известно устройство св зи в вычислительной системе, содерн ащее дискрипторные регистры св зей, с которыми может работать ЭВМ.

Однако, это устройство не позвол ет сократить объем оборудовани  устройства св зи и повысить его надежность 1.

Из известных устройств наиболее близким по технической супдности  вл етс  устройство св зи, содержащее блок передачи, первый и второй элементы «И, первый и второй элементы «НЕ, регистр сдвига, шифратор, первый вход устройства соединен с первым входом первого элемента «И, второй вход устройства соединен с первым входом второго элемента «Pi, третий вход устройства соединен со входом шифратора, четвертый вход- с первым входом регистра сдвига и со входом первого элемента «НЕ, выход которого соединен со вторым входом второго элемента «И, выход которого соединен со вторым входом регистра сдвига и через второй элемент «НЕ с третьим входом регистра сдвига, выход первого элемента «И соединен с четвертым входом регистра сдвига, первый выход которого соединен с его п тым входом, группа выходов регистра сдвига соединена с соответствующими входами шифратора, выход которого соединен с первым входом блока передачи, группа входов блока передачи  вл етс  входами устройства, группа выходов- выходами устройства 2.

Недостаток - невозможность выполнить его в виде интегральной схемы. Цель - упрощение устройства.

Поставленна  цель достигаетс  тем, что устройство содержит третий и четвертый элементы «И, элемент «ИЛИ, третий элемент «НЕ, триггер, группа выходов регистра сдвига соединена с ответствующими входами элемента «ИЛИ, выход которого соединен с первым входом третьего элемента «И, второй вход которого соединен со вторым выходом регистра сдвига, а выход  вл етс  первым выходом устройства и соединен со вторым входом первого элемента «И и первым входом четвертого элемента «И, второй и третий входы которого  вл ютс  п тым и шестым входами устройства, а выход соединен с нулевым входом триггера, единичный вход которого через элемент «НЕ соединен с выходом элемента «ИЛИ, а единичный выход  вл етс  вторым выходом устройства и соединен со вторым входом блока передачи. На чертелсе изображена функциональна 

схема устройства св зи.

Устройство состоит из блока передачи 1, регистра сдвига 2, шифратора 3, четырех элементов «И 4, 5, 6, 7, трех элементов «НЕ 8, 9, 10 элемента «ИЛИ 11 и триггера 12.

Импульсы сдвига иостуиают иа первый вход устройства 13, а импульсы сброса на второй вход устройства 14. Последовательиость тактовых импульсов, необходима  дл  работы шифратора 3, подаетс  на третий вход устройства 15. На четвертый вход устройства 16 поступают сигналы вызова от группы «М внешних устройств. Опрос состо ни  устройства св зи производитс  через и тый вход 17, а запрет опроса - через шестой вход 18. Запрет опроса на «М внешних устройств поступает с первого выхода устройства 19, а вызов из устройства св зи - со второго выхода устройства 20. Груипа входов блока передачи 21, 22, 23, 24  вл етс  входами , а группа выходов 25, 26, 27, 28 - выходами устройства. Второй вход первого элемента «И 4 инвентируюи.;ий. Количество внешних устройств, которые могут быть подключены к устройству св зи, определ етс  разр дностью регистра сдвига.

Работу устройства св зи можно проследить на примере, когда к нему подключено семь внешних устройств.

В этом случае регистр сдвига имеет восемь разр дов. В каждом восьмом такте на второй вход устройства 14 поступает импульс сброса , который проходит через элемент «И 5 и поступает на инвертируюший вход сброса регистра сдвига 2. Этот импульс устанавливает разр ды его в нулевое состо ние. Сигнал с выхода элемента «И 5 через второй элемент «НЕ 9 поступает на инвертирующий третий вход записи нулевого разр да регистра сдвига 2. Следовательно, после восьмого такта регистр сдвига 2 имеет в нулевом разр де «1, а в остальных разр дах «О.

В следуюш;ем первом такте в регистре 2 с иомошью сдвигаюш,их тактовых импульсов, приход ших на вход 13 через элемент «И 4, происходит сдвиг «1, записанной в нулевом разр де, в первый разр д регистра. Одновременно регистр сдвига 2 ожидает прихода вызова от первого внешнего устройства с входа 16. Если вызов от первого внешнего устройства на входе 16 не был прин т в первом такте , то во втором такте происходит сдвиг «1 во второй разр д регистра сдвига 2 и ожидание вызова от второго внешнего устройства.

Допустим, что вызов от второго внешнего устройства поступил во втором такте. В этом случае в нулевой разр д регистра сдвига 2 записываетс  «1. Таким образом, во втором такте регистр сдвига 2 находитс  в состо нии, когда к него в нулевом и во втором разр дах записана «1. В этом случае «1 с выхода второго разр да регистра сдвига 2 через элемент «ИЛИ 11 поступает на первый вход элементов «И 6, а втора  «1 с выхода нулевого разр да регистра сдвига 2 непосредственно поступает на второй вход этого элемента . Логическа  «1, с выхода элемента «И 6 поступает на первый выход устройства 19, через который происходит запрет опроса впешиих устройств, подключенных к устрой5 ству св зи. того, сигнал с выхода элемента «И 6 поступает на первый вход элемента «И 7 и на второй инвертируюш,ий вход элемента «И 4 и тем самым блокирует подачу имиульсов сдвига с входа устройства 13 на 10 четвертый вход регистра сдвига 2, который останавливаетс . В такте опроса, поступаюш ,его на вход 17, при отсутствии на входе 18 сигнала запрета опроса, на выходе элемента «И 7 по вл етс  «1, котора  перебрасы15 вает триггер 12. Сигиал с выхода триггера 12 поступает на второй выход устройства 20 и иа первый вход блока передачи «1, коммутиру  входы - выходы устройства 25-23, 26-24, 21-27, 22-28 дл  иередачи по ним 0 информации. Сигнал на втором выходе 20 устройства соответствует сигналу вызова из устройства св зи. Шифратор 3 с помощью тактовых импульсов, поступающих со входа 15, фор.мирует код второго внешнего устрой5 ства, который поступает на второй вход блока передачи 1 дл  передачи на одии из выходов 27-28.

После прохождени  информации через блок передачи «1 второе внешнее устройство пре0 кращает подачу на вход устройства 16 сигнала вызова, и на втором входе элемента «И 5 по вл етс  «1.

В восьмом такте иа вход устройства поступает импульс сброса, который устанавливает 5 регистр сдвига 2 в исходное состо ние. При этом сигнал, поступающий через элемент «НЕ 10, триггер 12 также в исходное состо ние .

Регистр сдвига 2 имеет циклическую обрат0 ную св зь между первым выходом и п тым входом, котора  служит дл  перезаписи «1 в восьмом такте из разр да семь в разр д ноль регистра сдвига 2. Така  перезапись производитс , если не проходит импульс сброса 5 в восьмо.м такте на вход 14 и если за первые семь тактов не иоступит сигнал вызова на вход 16 устройства св зи. Така  ситуаци  возникает тогда, когда врем  передачи информаии больше одного цикла следовани  тактовых импульсов.

Предложенное устройство позвол ет уменьшить число выводов в схеме и тем самым упростить его.

Claims (2)

1.Авт. свид. № 314207, кл. G 06F 15/16, 1969.

2.Натент Франции № 1.588.503, кл. Н 04В, 1968.

IS

22 /7