SU1679647A1

SU1679647A1 - Формирователь фазоманипулированных сигналов

Info

Publication number: SU1679647A1
Application number: SU894660497A
Authority: SU
Inventors: Nikolaj M Kipyatkov
Original assignee: Nikolaj M Kipyatkov
Priority date: 1989-03-09
Filing date: 1989-03-09
Publication date: 1991-09-23

Description

Изобретение относится к радиотехнике и может быть использовано в цифровых системах формирования синусоидальных сигналов с манипуляцией фзы. Цель

Изобретение относится к радиотехнике и может быть использовано в цифровых системах формирования синусоидальных сигналов с манипуляцией фазы. ,

Цель изобретения - снижение искажений формы выходных фазоманипулированных сигналов.

На фиг. 1 приведенаа структурная элек-\' трическая схема формирователя фазоманипулированных сигналов; на фиг. 2а - т временные диаграммы, поясняющие его работу.

Формирователь содержит элемент 14НЕ 1, т-разрядный регистр сдвига (РС) 2, блок 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, ϋ-триггер 4, дифференцирующую цепь 5, функциональный цифроаналоговый преобразователь (ЦАП) 6 и фильтр 7 низких частот.

Формирователь работает следующим образом.

В исходном состоянии на входе сигналов запуска присутствует логический нуль (см. фиг. 2а). При этом на выходе элемента

2

изобретения - снижение искажений формы выходных фазоманипулированных сигналов. Формирователь содержит элемент ИНЕ 1, т-разрядный регистр сдвига 2, блок 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, ϋ-триггер

4, дифференцирующую цепь 5, функциональный цифроаналоговый преобразователь 6 и фильтр 7 нижних частот. Блок 3 выполняет роль управляемого инвертора, производящего инверсию кода с выхода регистра сдвига 2 только в моменты перехода синусоидального сигнала через нуль благодаря стробированию ϋ-триггера 4 импульсами с выхода дифференцирующей цепи

5. 2 ил.

о

сл

И-НЕ 1 и, следовательно, на выходах РС 2 присутствует постоянный сигнал логической единицы (см. фиг. 2 г,д,е,ж,з,и). На фиг. 2 показан случай, когда т=6.

Включение'^формирователя осуществляется подачей логической единицы на вход сигнала запуска, РС 2 при этом начинает заполняться нулями (см. фиг. 2 г,д,е.ж,з,и). С момента появления сигнала логического нуля на первом входе элемента И-НЕ 1 РС 2 начинает заполняться единицами и т.д. Сигналы с соответствующих выходов РС 2 поступают на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока 3, выполняющего роль управляемого инвертора кодов. В случае, если на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подан сигнал логического нуля, то сигналы с выходов РС 2 проходят без инверстии (см. фиг. 2 м,н,о,п,р,с). Далее эти сигналы подаются на соответствующие входы ЦАП 6, преобразующего цифровой код на входе в синусоидальный сигнал (см. фиг. 2т). Сигнал с

О

ю

о

К

м

3

1679647

4

выхода ЦАП 6 подается на фильтр 7, в котором происходит подавление высших гармоник й при необходимости убирается ₎постоянная составляющая. Если на вторых входах элементов ИСКЛЮЧАЮЩЕЕ'ИЛИ. 5 подан сигнал логической единицы, то сигналы с выходов РС 2 проходят через блок 3 с инверсией, фаза синусоидального сигнала при этом меняется на 180* .

Момент смены фазы выходного колеба- 10 ния (см. фиг. 2в) задается следующим образом. На вход О-триггера 4 подаются импульсы (см. фиг. 2к), формируемые дифференцирующей цепью 5 по обоим фронтам сигнала с выхода второго разряда РС 2 (см. 15 фиг. 2е). Благодаря этому смена состояния О-триггера 4 (см. фиг. 2л), смена режима работы блока 3, а следовательно, и изменение фазы выходных сигналов на 180/ всегда происходят в момент перехода синусоидального сигнала через нуль, что обеспечивает снижение искажений формы выходных фазоманипулированных сигналов.

Claims

Формула изобретения

Формирователь фазоманипулирован- 25 ных сигналов, содержащий элемент И-НЕ, т-разрядный регистр сдвига, последовательно соединенные функциональный цифроаналоговый преобразователь и фильтр

нижних частот, при этом выход т-ного разряда т-разрядного регистра сдвига соединен с первым входом элемента И-НЕ, выход которого соединен с информационным входом т-разрядного регистра сдвига, отличающийся тем, что, с целью снижения искажений формы выходных фазоманипулированных сигналов, в него введены последовательно соединенные дифференцирующая цепь, вход которой соединен с вторым выходом т-разрядного регистра сдвига, и ϋ-триггер, а также блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. при этом первые входы элементов ИСКЛЮЧАЮЩЕЕ -ИЛИ блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими выходами тразрядного регистра сдвига, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соедине20 ны с выходом О-триггера, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими входами функционального цифроаналогового преобразователя, при этом второй вход элемента И-НЕ и информационный вход ϋ-триггера являются соответственно входами сигнала запуска и сигнала фазовой манипуляции формирователя фачомзнипулированных сигналов.

Вход запуска

1679647

Фиг.2