SU1679647A1 - Формирователь фазоманипулированных сигналов - Google Patents
Формирователь фазоманипулированных сигналов Download PDFInfo
- Publication number
- SU1679647A1 SU1679647A1 SU894660497A SU4660497A SU1679647A1 SU 1679647 A1 SU1679647 A1 SU 1679647A1 SU 894660497 A SU894660497 A SU 894660497A SU 4660497 A SU4660497 A SU 4660497A SU 1679647 A1 SU1679647 A1 SU 1679647A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- exclusive
- output
- elements
- input
- shift register
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относится к радиотехнике и может быть использовано в цифровых системах формирования синусоидальных сигналов с манипуляцией фзы. Цель
Изобретение относится к радиотехнике и может быть использовано в цифровых системах формирования синусоидальных сигналов с манипуляцией фазы. ,
Цель изобретения - снижение искажений формы выходных фазоманипулированных сигналов.
На фиг. 1 приведенаа структурная элек-\' трическая схема формирователя фазоманипулированных сигналов; на фиг. 2а - т временные диаграммы, поясняющие его работу.
Формирователь содержит элемент 14НЕ 1, т-разрядный регистр сдвига (РС) 2, блок 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, ϋ-триггер 4, дифференцирующую цепь 5, функциональный цифроаналоговый преобразователь (ЦАП) 6 и фильтр 7 низких частот.
Формирователь работает следующим образом.
В исходном состоянии на входе сигналов запуска присутствует логический нуль (см. фиг. 2а). При этом на выходе элемента
2
изобретения - снижение искажений формы выходных фазоманипулированных сигналов. Формирователь содержит элемент ИНЕ 1, т-разрядный регистр сдвига 2, блок 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, ϋ-триггер
4, дифференцирующую цепь 5, функциональный цифроаналоговый преобразователь 6 и фильтр 7 нижних частот. Блок 3 выполняет роль управляемого инвертора, производящего инверсию кода с выхода регистра сдвига 2 только в моменты перехода синусоидального сигнала через нуль благодаря стробированию ϋ-триггера 4 импульсами с выхода дифференцирующей цепи
5. 2 ил.
о
сл
И-НЕ 1 и, следовательно, на выходах РС 2 присутствует постоянный сигнал логической единицы (см. фиг. 2 г,д,е,ж,з,и). На фиг. 2 показан случай, когда т=6.
Включение'^формирователя осуществляется подачей логической единицы на вход сигнала запуска, РС 2 при этом начинает заполняться нулями (см. фиг. 2 г,д,е.ж,з,и). С момента появления сигнала логического нуля на первом входе элемента И-НЕ 1 РС 2 начинает заполняться единицами и т.д. Сигналы с соответствующих выходов РС 2 поступают на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока 3, выполняющего роль управляемого инвертора кодов. В случае, если на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подан сигнал логического нуля, то сигналы с выходов РС 2 проходят без инверстии (см. фиг. 2 м,н,о,п,р,с). Далее эти сигналы подаются на соответствующие входы ЦАП 6, преобразующего цифровой код на входе в синусоидальный сигнал (см. фиг. 2т). Сигнал с
О
ю
о
К
м
3
1679647
4
выхода ЦАП 6 подается на фильтр 7, в котором происходит подавление высших гармоник й при необходимости убирается ) постоянная составляющая. Если на вторых входах элементов ИСКЛЮЧАЮЩЕЕ'ИЛИ. 5 подан сигнал логической единицы, то сигналы с выходов РС 2 проходят через блок 3 с инверсией, фаза синусоидального сигнала при этом меняется на 180* .
Момент смены фазы выходного колеба- 10 ния (см. фиг. 2в) задается следующим образом. На вход О-триггера 4 подаются импульсы (см. фиг. 2к), формируемые дифференцирующей цепью 5 по обоим фронтам сигнала с выхода второго разряда РС 2 (см. 15 фиг. 2е). Благодаря этому смена состояния О-триггера 4 (см. фиг. 2л), смена режима работы блока 3, а следовательно, и изменение фазы выходных сигналов на 180/ всегда происходят в момент перехода синусоидального сигнала через нуль, что обеспечивает снижение искажений формы выходных фазоманипулированных сигналов.
Claims (1)
- Формула изобретенияФормирователь фазоманипулирован- 25 ных сигналов, содержащий элемент И-НЕ, т-разрядный регистр сдвига, последовательно соединенные функциональный цифроаналоговый преобразователь и фильтрнижних частот, при этом выход т-ного разряда т-разрядного регистра сдвига соединен с первым входом элемента И-НЕ, выход которого соединен с информационным входом т-разрядного регистра сдвига, отличающийся тем, что, с целью снижения искажений формы выходных фазоманипулированных сигналов, в него введены последовательно соединенные дифференцирующая цепь, вход которой соединен с вторым выходом т-разрядного регистра сдвига, и ϋ-триггер, а также блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. при этом первые входы элементов ИСКЛЮЧАЮЩЕЕ -ИЛИ блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими выходами тразрядного регистра сдвига, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соедине20 ны с выходом О-триггера, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими входами функционального цифроаналогового преобразователя, при этом второй вход элемента И-НЕ и информационный вход ϋ-триггера являются соответственно входами сигнала запуска и сигнала фазовой манипуляции формирователя фачомзнипулированных сигналов.Вход запуска1679647Фиг.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894660497A SU1679647A1 (ru) | 1989-03-09 | 1989-03-09 | Формирователь фазоманипулированных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894660497A SU1679647A1 (ru) | 1989-03-09 | 1989-03-09 | Формирователь фазоманипулированных сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1679647A1 true SU1679647A1 (ru) | 1991-09-23 |
Family
ID=21433287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894660497A SU1679647A1 (ru) | 1989-03-09 | 1989-03-09 | Формирователь фазоманипулированных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1679647A1 (ru) |
-
1989
- 1989-03-09 SU SU894660497A patent/SU1679647A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0507511B1 (en) | Digital signed phase-to-frequency converter for very high frequency phase locked loops | |
SU1679647A1 (ru) | Формирователь фазоманипулированных сигналов | |
JPH0787376B2 (ja) | デルタ変調符号の復号装置 | |
SU1702328A1 (ru) | Имитатор радиосигналов | |
RU2204196C2 (ru) | Цифровой синтезатор фазомодулированных сигналов | |
SU1448410A1 (ru) | Цифровой синтезатор частот | |
US4996503A (en) | Phase modulator circuit for encoding two binary digits per cycle of sine wave carrier | |
SU794706A1 (ru) | Синтезатор частот | |
SU746177A1 (ru) | Преобразователь угол-код | |
SU630718A1 (ru) | Способ формировани управл ющих импульсов | |
RU1815803C (ru) | Цифровой формирователь сигналов с манипул цией минимальным сдвигом | |
SU702478A1 (ru) | Частотно-регулируемый электропривод с широтно-импульсной модул цией | |
SU1300627A1 (ru) | Синтезатор частот | |
SU906021A1 (ru) | Устройство дл формировани частотно-манипулированных сигналов | |
SU1566455A1 (ru) | Синтезатор частот | |
SU1170605A1 (ru) | Реверсивный цифровой широтно-импульсный модул тор | |
SU1497708A1 (ru) | Цифровой синтезатор линейно-частотно-модулированных сигналов | |
SU1297207A2 (ru) | Цифровой синтезатор частот | |
RU2010414C1 (ru) | Цифровой синтезатор синусоидальных сигналов | |
SU1370659A1 (ru) | Устройство дл формировани ортогональных колебаний | |
SU1021013A1 (ru) | Формирователь сигналов с частотно-фазовой манипул цией | |
SU1327267A1 (ru) | Формирователь сигналов с заданным законом изменени фазы | |
SU877581A1 (ru) | Функциональный генератор ступенчатого напр жени | |
SU1127097A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1385239A1 (ru) | Формирователь сигналов с заданным законом изменени фазы |