SU1448410A1 - Цифровой синтезатор частот - Google Patents
Цифровой синтезатор частот Download PDFInfo
- Publication number
- SU1448410A1 SU1448410A1 SU874178349A SU4178349A SU1448410A1 SU 1448410 A1 SU1448410 A1 SU 1448410A1 SU 874178349 A SU874178349 A SU 874178349A SU 4178349 A SU4178349 A SU 4178349A SU 1448410 A1 SU1448410 A1 SU 1448410A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- input
- output
- bus
- mixer
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может использоватьс в радиотехнических устройствах дл генерации сетки частот. Цель изобретени - обеспечение равномерной сетки синтезируемых частот - достигаетс введением ко 4мутатора 7, делител 8 частоты с переменным коэффициентом делени , ЕИКЫ И частоты смещени . Кроме тоге, устройство содержит делитель 1 частоты с переманным коэффициентом делени , и пульсно-фазовый детектор 2 фильтр 3 нижних частот уп- равл е 4ый генератор 4, смеситель 5 и умножитель 6 частоты, 1-Ш1.
Description
рнш
Изобретение относитс к импульсной технике и может использоватьс в радиотехнических устройствах дл генера- ции сетки частот.,
Цель изобретени - обеспечение равномерной сетки синтезируемых частот.
На чертеже пр1Шедена электрическа структурна схема предлагаемого цифрового синтезатора частот.
Цифровой синтезатор частот содер- жит последовательно соединенные пер- вый делитель 1 частоты с переменньм
коэффициентом делени (даКД), им- пульсно-фазовый детектор (Й№Д) 2, t5 фильтр 3 нижних частот (ШЧ), управл емый генератор 4 и смеситель 5 а также умножитель 6 частоты, коммутатор 7, второй делитель 5 частоты с переменным коэффициентом делени 20 (ДПКД), D-триггер 9, пр мой и ивверс- вшсоды которого пoдкJЯoчeны соот ветственно к первому и второму управ- л ющим входам коммутатора 7, первый вход которого noAKjao4eH к выходу сме- 25 сител 5 и к входу y шoжитeл 6 часто ш, выход которого подключен к входу второго даКД 8, вькод которого подключен ко BtopoMy входу коммутатора
7,выход которого подключен к такто- 30 вему входу D-триггвра, 9 и к входу первого даКД I, выход которого под- кл очен также к входу сброса В-триггера 9, информационный вход которого соединен с шиной логической единицы. 35 Вто{№ входы ИФД2 и смесител 5 сое- fSf-tKBHa с шинами 10 и 1 соответственно сшорной частоты и частоты смещени Шход заправл емого генератора 4 сое- дийев с выходной шиной 12. 40
)ово й синтезатор частот работа- ет еледунщим образом. Сигнал с вьосода JPIKQ I поступает на вход сб|юса D- 9 и устанавливает его в нулевое состо ние. В-триггер 5 в свою 45 очередь переводит коммутатор 7 в положение , при котором на вход ДНКД и на тактовый вход ГЬтркггера 9с выхода ДПКД 8 nocTjwaeT один Ш1пульс. Но окончании импульса D-триггер ходит в единичное состо ние и переклю- -чает коммутатор 7 в положение, при котором на вход ДП1Щ I и на тактовый вход D-триггера 9 с Ш}1хода смесител 5 поступает периодический сигнал. Та- кимгобразом в течение одного периода выхощаой частоты ДПКД 1 на его вход поступает один импульс с выхода ДПКД
8,отсто щий от предшествующего на
величину и (N - 1) импульс с
периодом Трч, где Т ч - период сигнала на выходе смесител 5; п - хдаент умножени умножител 6; К - код установки ДПКД 8; S - код установки дакд 1. Тогда период выходного сигнала ДПКД 1 равен
дпкА- Т„,(«-1) + T,,(N+
п
flnKA ПЧ
Учитьша , что
д„ nt Т-ГТ
ПКА № 01
получаем
К-п
f «ык f АПКА(М +«(,,,
где f - выходна частота генератора 1}
fo, - частота смещени на шине И Так как в установившемс режиме кольца ФШЧ
41«4Д fc«
где f-rt опорна частота на шине 10.
- ««п ( +
К-п п
) t
01
Последовагельность вькодкьес шшульсов дакд 1 ст|юго равномерна, следовательно , побочшые составл к ше св эшйпде с дробностью коэффициента p nemat в выходном сигнале устройства отсутствуют .
Шаг сетки цифрового синтезатора частот равен - ) /При необходимо сти получени выходной частоты, кратной опорной частоте f цифрового синтезатора частоты, код установки К ДПКД 8 принимают равньш коэффициенту умножени п умножител 6.
При этом в 1ходна частота устройства равна
бцх
а f
N + f
01
3144841
Еспи необходимо получить выходную частоту, не кратную опорной частоте, код К, поступающш на входы установки ДОКД 8, принимает значени не кратные коэффициенту умножени п умножител 6. При этом при К п шаг сетки уст- ройства принимает отрицательные значени , а при К 7 п положительные. При К О выходна частота устройства равчо на.
-вых
f,n(N - 1) + f
01 «
Количество синтезируемых частот при 4в«ксированнон значении N и значении О К п равно (п + 1). Поскольку на вход умножител поступает частота, равна
пч
-ВНУ
Ot
то умножитель 6 может работать при достаточно больших п, ограниченных только быстродействием ДПКД 8 и дна- пазвном перестройки выходных чартот цифрового сю1тезатора частот.
Claims (1)
- Формула изобретениЦифровой синтезатор частот, содер- жащий последовательно соединенные пер- вмй делитель частоты с переменным коэфо5025зо0-фициентом делени , импульсно фазовый детектор, второй вход которого соединен с шиной опорной частоты, фильтр нижних частот, управл емый генератор, выход которого соединен с выходной шиной и смеситель, а также умножитель частоты, отличающийс тем, что, с целью обеспечени равномерной сетки синтезируемых частот, а, него введены коммутатор, второй дели тель частоты с переменным коэффициентом делени , шина частоты смещени и В-триггер, пр мой и инверсгалй выходы которого подключены соответственно к первому и второму управл ющим входам коммутатора, первьй сигнальный вход которого подключен к выходу смесите- , л и к входу умножител частоты, выход которого через второй делитель частоты с переменным коэф ницкевтом , делени подключен к второму сигнальному входу коммутатора, выход которого подключен к тактовому входу D- триггара и к входу первого делител частоты с леремеинь коэф циентом делени , выход которого подключен к входу сброса D-триггера ииформацион ньй вход которого соединен с шиной единичного уровн , при этом второй вход смесител соединен с шииой частоты смещени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874178349A SU1448410A1 (ru) | 1987-01-12 | 1987-01-12 | Цифровой синтезатор частот |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874178349A SU1448410A1 (ru) | 1987-01-12 | 1987-01-12 | Цифровой синтезатор частот |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1448410A1 true SU1448410A1 (ru) | 1988-12-30 |
Family
ID=21279292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874178349A SU1448410A1 (ru) | 1987-01-12 | 1987-01-12 | Цифровой синтезатор частот |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1448410A1 (ru) |
-
1987
- 1987-01-12 SU SU874178349A patent/SU1448410A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Я 1059673, кл. Н 03 L 7/18, 08.12.80. Авторское свидетельство СССР 1307586, кл. Н 03 К 23/66, 18.12.85. Авторское свидетельство СССР 1058045, кл. Н 03 L 7/18. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4482974A (en) | Apparatus and method of phase-to-amplitude conversion in a sine function generator | |
US5153532A (en) | Noise generator using combined outputs of two pseudo-random sequence generators | |
US3641442A (en) | Digital frequency synthesizer | |
US4328554A (en) | Programmable frequency synthesizer (PFS) | |
US3649821A (en) | Digital multiple-tone generator | |
KR910002118A (ko) | 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기 | |
US3976946A (en) | Circuit arrangement for frequency division by non-integral divisors | |
US3760280A (en) | Method and apparatus for delaying an electrical signal | |
JPH0750845B2 (ja) | 乗算装置 | |
SU1448410A1 (ru) | Цифровой синтезатор частот | |
US3210756A (en) | Electronic digitizing circuits | |
JPH1198007A (ja) | 分周回路 | |
US3538345A (en) | Phase demodulator circuits | |
SU1084941A1 (ru) | Двухфазный генератор гармонических сигналов | |
US3657635A (en) | Digital phase shift frequency synthesizer | |
US3860799A (en) | Circuit for ergodic processing of periodic and aperiodic signals | |
SU1021013A1 (ru) | Формирователь сигналов с частотно-фазовой манипул цией | |
RU1815803C (ru) | Цифровой формирователь сигналов с манипул цией минимальным сдвигом | |
SU985923A1 (ru) | Цифровое устройство дл управлени инвертором напр жени | |
SU1679647A1 (ru) | Формирователь фазоманипулированных сигналов | |
SU1525880A1 (ru) | Устройство формировани сигналов | |
SU1432754A1 (ru) | Умножитель частоты следовани импульсов | |
SU1127097A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1058075A1 (ru) | Цифровой синтезатор частот | |
SU1392627A1 (ru) | Демодул тор сигналов частотной телеграфии |