SU1580396A1 - Устройство дл поиска информации - Google Patents
Устройство дл поиска информации Download PDFInfo
- Publication number
- SU1580396A1 SU1580396A1 SU884483469A SU4483469A SU1580396A1 SU 1580396 A1 SU1580396 A1 SU 1580396A1 SU 884483469 A SU884483469 A SU 884483469A SU 4483469 A SU4483469 A SU 4483469A SU 1580396 A1 SU1580396 A1 SU 1580396A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- output
- inputs
- register
- Prior art date
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в системах управлени базами данных. Цель изобретени - упрощение устройства. Устройство содержит регистр 1, элемент И 3, элемент 15 задержки, генератор 19 импульсов, группы 2, 13 и 14 элементов И, группу 10 элементов ИЛИ, регистр 11, элемент 4 сравнени , регистр 5, блок 12 пам ти, триггеры и элементы ИЛИ. Устройство обеспечивает поиск записи с заданным ключом с любого адреса исходного массива, представл ющего собой бинарную древовидную структуру, в которой кажда запись сопровождаетс , кроме того, левым и правым указател ми. В пол х указателей узлов бинарного дерева, не имеющих непосредственных потомков, содержитс ссылка на корень. Если поиск начинаетс с левого поддерева записи, наход щейс в правом поддереве, то производитс нахождение корн , а затем переход в правое поддерево. При отсутствии записи процедура поиска обеспечивает двойное прохождение корн , на основе которого формируетс сигнал "Отсутствие записи". 3 ил.
Description
101 102
103 104
105 106 107 108 109 ПО III
иг из
114 115 116 117
118 119
А,
Корень Ад
б
А3 7
Фиг.З
Claims (1)
- Формула изобретенияУстройство для поиска информации, содержащее группу элементов ИЛИ, три группы элементов И, блок памяти, три регистра, элемент сравнения, четьгре элемента И, элемент задержки,генератор импульсов и два элемента ИЛИ, выход генератора импульсов соединен с первым входом первого элемента И, выход которого через элемент задержки соединен с первыми входами элементов И первой и второй групп и первыми входами второго и третьего элементов И, первые входы элементов ИЛИ группы являются адресным входом устройства, выходы элементов И первой и второй групп соединены с вторыми и третьими входами элементов ИЛИ группы соответственно, выходы элементов ИЛИ группы соединены с информационными входами первого регистра, выход которого соединен с адресным входом блока памяти, выход которого соединен с информационным входом второго регистра, выходы разрядов данных которого соединены с первыми входами элементов И третьей группы, выходы которых являются информационными выходами устройства, выход первого элемента θИ соединен с входом стробирования вто+ рого регистра, выходы разрядов левого и правого указателей' которого соединены с вторыми входами элементов И первой и второй групп соответственно, выход третьего элемента И соединен с вторыми входами элементов И ' третьей группы и первым входом первого элемента ИЛИ, выходы разрядор клю- jg ча записи второго регистра соединены с первым входом элемента сравнения и входами второго элемента ИЛИ,выход-. которого соединен с вторым входом второго элемента И и первым входом четвертого элемента И, выход которого является выходом отсутствия записи устройства, информационный’ вход третьего^' регистра является входом ключа записи устройства, выход тре~ тьего регистра соединен с вторым входом элемента сравнения, выход Равно” которого соединен с вторым входом третьего элемента И,, выходыМеньше и Больше элемента сравнения соединены с третьими входами элементов И первой и второй групп соответственно, о т л и ч а.ю щ е е с я тем, что, с целью упрощения,- оно содержит два триггера и дифференцирующий элемент, прямой и инверсный выходы первого триггера соединены с входом дифференцирующего элемента и вторым входом четвертого элемента И, выход дифференцирующего элемента соединен с вторым входом первого элемента ИЛИ, инверсный выход второго 15 триггера является выходом готовности устройсФва, прямой выход второго триггера соединен с вторым входом первого элемента И, вход запуска устройства соединен с входом установки 2q в 1 второго·триггера, выход перво’ го элемента ИЛИ соединен с входом сброса в 0 второго триггера, выход второго элемента И соединен с входом стробирования первого триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483469A SU1580396A1 (ru) | 1988-09-16 | 1988-09-16 | Устройство дл поиска информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483469A SU1580396A1 (ru) | 1988-09-16 | 1988-09-16 | Устройство дл поиска информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1580396A1 true SU1580396A1 (ru) | 1990-07-23 |
Family
ID=21399620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884483469A SU1580396A1 (ru) | 1988-09-16 | 1988-09-16 | Устройство дл поиска информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1580396A1 (ru) |
-
1988
- 1988-09-16 SU SU884483469A patent/SU1580396A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1206810, кл. G 06 F 15/40, 1984 Авторское свидетельство СССР № 1325514, кл. G 06 F 15/40, 1986 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890015157A (ko) | 고속 디지탈 신호처리 프로세서 | |
SU1580396A1 (ru) | Устройство дл поиска информации | |
GB1123612A (en) | Improvements in or relating to coded information analysing arrangements | |
SU1161944A1 (ru) | Устройство дл модификации адреса зон пам ти при отладке программ | |
RU2075779C1 (ru) | Автоматизированная информационная система руководителя | |
SU1509890A1 (ru) | Устройство дл формировани структурированных файлов | |
SU1654850A1 (ru) | Устройство дл селекции признаков объектов | |
SU1325514A1 (ru) | Устройство дл поиска информации | |
SU1665373A1 (ru) | Ассоциативное суммирующее устройство | |
SU1430967A1 (ru) | Устройство умножени рел ционных отношений | |
SU560228A1 (ru) | Устройство дл передачи информации из основной пам ти в каналы ввода-вывода | |
SU630645A1 (ru) | Буферное запомнающее устройство | |
SU1691833A1 (ru) | Устройство дл сортировки чисел | |
SU802958A1 (ru) | Устройство дл классификации двоичныхчиСЕл | |
SU1649533A1 (ru) | Устройство дл сортировки чисел | |
SU1010653A1 (ru) | Запоминающее устройство | |
KR920000069A (ko) | 병렬, 직렬 출력 변환기능을 내장하는 메모리 ic | |
SU1126972A1 (ru) | Устройство дл поиска информации | |
SU642878A1 (ru) | Устройство дл селекции видеосигнала заданной фигуры сложной формы | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
RU2045787C1 (ru) | Ассоциативное запоминающее устройство | |
SU1200285A1 (ru) | Датчик случайных чисел | |
RU1789993C (ru) | Устройство дл редактировани элементов таблиц | |
SU1314386A1 (ru) | Ассоциативное запоминающее устройство | |
SU1547076A1 (ru) | Преобразователь параллельного кода в последовательный |