SU1511706A1 - Цифровой фазометр - Google Patents

Abstract

Изобретение может быть использовано в фазометрах и преобразовател х фаза-код. Цель изобретени  - повышение точности измерени  при малых отношени х сигнал-шум и высокой дл  данного времени измерени  скорости изменени  сдвига фаз входных сигналов. Дл  достижени  цели в фазометр введены сдвиговый регистр 14, посто нный запоминающий блок 15, управл емые инверторы 11-13, инвертор 19, элементы И 34 и 35, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17, регистр 16 хранени , триггеры 23-26 и мультиплексор 37 с их св з ми, что позвол ет производить переключени  в критических точках характеристики фазометра на формирование фазового интервала по триггерному принципу либо с перекрытием. Устройство содержит также генератор 31 тактовых импульсов, блок 36 синхронизации, счетчик 39, выходной регистр 40, ключи 27-30, триггеры 20-22, сдвиговый регистр 7, умножитель 8 частоты, управл емые инверторы 9 и 10, формирующие блоки 1 и 2, формирователи 3-6 импульсов, элемент ИЛИ 38 и инвертор 18. 3 ил.

Description

XI

40

ел

|нА

а

Физ.1

Изобретение относитс  к измерительной технике и может найти применение при создании цифровых фазометров повьппенной точности, а также высокоточных преобразователей фаза-код дл  управл ющих цифровых вычислительных систем.

На фиг о 1 приведена блок-схема фазометра; на фиг. 2 - электрическа  схема блока синхронизации; на фиг.З- временна  диаграмма работы блока синхронизации,

Цифровой фазометр с посто нным временем измерени  (фиГо 1) содержит первый и второй формирующие блоки 1 и 2, первый, второй, третий и чет- вертьй формирователи 3-6 импульсов, первьй сдвиговьй регистр 7, вход последовательной записи которого соеди- ней с выходом второго формирующего блока 2, входами третьего и четвертого формирователей 5 и 6 импульсов и через умножитель 8 частоты с тактовым входом первого сдвигового регист- ра 7, первьй, второй, третий, четвертый и п тьй управл емые инверторы 9- 13, второй сдвиговый регистр 14 на К разр дов, вход последовательной записи которого через третий управл - емьй инвертор 11 соединен с выходом первого сдвигового регистра 7, такто вьй вход второго сдвигового регистра 14 соединен с выходом первого формировател  3 импульсов, а выходы с 1-г по К-й соединены с адресными входами посто нного запоминающего блока 15, регистр 16 хранени , первьй и второй входы которого соединены с соответствующими выходами посто нного за- поминающего блока 15, элемент 7 ИСКПЮЧАЮ1ПЕЕ ИЛИ, первьй и второй инверторы 18 и 19, первый, второй, третий, четвертьй, п тый, шестой и седьмой триггеры 20-26, первьй, вто- рой, третий и четвертъй ключи 27-30, генератор 31 тактовых импульсов,состо щий из генератора 32 и формировател  33 последовательностей тактовы импульсов, первый и второй элементы 34 и 35 И, блок 36 синхронизации, мультиплексор 37, элемент 38 ИЛИ, подключенньй своим выходом к счетному входу счетчика 39, выходь которого с (пг-п+1)-го по (т-1)-й соединены соответственно с входами выходного регистра 40 с 1-го по (пг-О-й), выход формирующего блока 1 через последовательно соединенные управл емьй

инвертор 9, формирователь 3 импульсов , триггер 24, элемент 34 И и управл емьй инвертор 12 соединен с первым входом мультиплексора 37, второй вход которого через последовательно соединенные управл емый инвертор 13, элемент 35 И и триггер 26 соединен с первым входом триггера 21 и выходом формировател  6, третий вход мультиплексора 37 через последовательно соединенные инвертор 19, триггер 23, элемент 17 ИСКЛЮЧАЮЩЕЕ ИЛИ, триггер 22, ключ 29 и инвертор 18 соединен с первым выходом блока 36 синхронизации и управл ющими входами ключей 27 и 28. Четвертый вход мультиплексора 37 через триггер 20 соединен с выходом формировател  5 импульсов, вторым входом триггера 26 и первым входом блока 36 синхронизации . П тый вход мультиплексора 37 соединен с выходом триггера 21, Выходы мультиплексора 37 соединены соответственно с входами ключей 27 и 28, выходы которых соединены со входами элемента 38 ИЛИ, Вторые вход ключей 27 и 28 соединены с соответствующими выходами генератора 31 тактовой частоты. Выход генератора 32 соединен со вторым входом блока 36 синхронизации . Третий вход блока 36 синхронзации соединен с выходом ключа 29,а третий выход - со вторым входом счетчика 39, Выход т-го разр да счетчика 39 через управл емый инвертор 10, сое- диненньй управл ющим входом с управл ющим входом управл емого инвертора П и выходом триггера 22, соединен со входом п-го разр да регистра 40, вход перезаписи которого соединен со вторым выходом блока 36 синхронизации . Второй вход триггера 20 соединен с выходом формировател  3 импульсов и входами ключа 30 и сдвигового регистра 14, Второй вход триггера 24 соединен со вторыми входами триггера 2 и ключа 29, третьим входом регистра 16 хранени , и через формирователь 4 импульсов - со входом формировател  3 импульсов. Выход инвертора 19 через последовательно соединенные ключ 30, триггер 25, второй вход которого соединен со входом формировател  3 импульсов, и управл емьй инвертор 13 соединен с выходом элемента 35 И, второй вход которого соединен с инверсным выходом триггера 24, Управл ющие входы

управл емых инверторов 12 и 13 объединены между собой. Выход триггера 22 соединен с управл ющим входом управл емого инвертора 9.

Блок 36 синхронизации (фиг. 2) содержит триггеры 41 и 42, тактовые входы которых соединены соответственно с третьим и первым входами блока синхронизации, а входы сброса подключены к выходу элемента 43 ИЛИ выход триггера 41 соединен с D-BXO- дом триггера 42, пр мой выход которого соединен с первым входом элемента 44 И, а инверсный выход соединен с установочным входом счетчика 45 и соединен с третьим выходом -блока 36 синхронизации, тактовьй вход счетчика 45 соединен со вторым входом блока 36 синхронизации, первый и второй выходы счетчика 45 соединены соответственно с первыми входами элементов 46 и 47 И, вторые входы которых соединены с третьим выходом счетчика 45 и через инвертор 48 - со вторым входом элемента 44 И, выход которого соединен с первым выходом блока 36 синхронизации, выход элемента 46 И  вл етс  вторым выходом блока 36 синхронизации, а выход элемента 47 И соединен с первым входом .элемента 43 ИЛИ, второй вход которого  вл етс  входом Работа/Останов блока 36 синхронизации.

Важной особенностью устройства  вл етс  возможность перехода от одного принципа измерени  к другому в процессе измерени , что существенно при высокой скорости изменени  сдвиг фаз. Крема того, схема выбора принципа измерени   вл етс  самонастраивающейс  по уровню шумов о Чем выше уровень, шумов, тем шире диапазон фазовых углов, измер емы по принципу фазометра с перекрытием.

Устройство позвол ет реализовать измеритель с практически линейной фазовой характеристикой дл  посто нных сдвигов фаз при даже очень небольших отношени х сигнал/шум.

Цифровой фазометр с посто нным временем измерени  работает следующим образом.

Синусоидальные или пр моугольные напр жени  XI и Х2 подаютс  на первую и вторую входные шины, причем напр жение Х2  вл етс  опорным. Пройд  через первый и второй формирующие

блоки 1 и 2, входные сигналы усилк- ваютск, ограничиваютс  по амплитуде и преобразуютс  в напр жени  угольной формы с уровн ми, совмести мьгми с используемой серией микросхем. Сигнал с зыхода первого формирующего блока 1 через первый управл емый инвертор 9 (который инвертирует сигнал

Q в случае необходимости введени  калиброванного фазового сдвига) подаетс  на первьм и второй формирователи 3 и 4 импульсово Сигнал с выхода второго формирзпощего блока 2 поступа5 ет на третгда и четвертый формирователи 5 и 6 импульсов. Формирователи 3-6 импульсов выполн ют функцию защиты фронтов входных сигналов от дребезга. При этом первьй и третий

0 формирователи 3 и 5 импульсов выра- батьшают короткие иьшульсы по передним фронтам входных сигналов, а второй и четвертьш формирователи 4 и 6 импульсов - по задним фронтам. По

5 коротким импульсам с формирователей 3-6 импульсов первьй и второй триггеры 20 и 21 формируют фазовые интервалы по триггерному принципу. Эти фазовые интервалы поступают на первый

0 и второй входы мультиплексора 37, П тьй и седьмой триггеры 24 и 26 восстанавливают входные сигналы, но уже без дребезга фронтов,.а первый и второй элементы 34 и 35 И формируют фазовые интервалы по принципу с перекрытиеМу которые через четвер- тьй и ПЯТЬЙ управл еьме инверторы 12 и 13 поступают на третий и четвертый входы мультиплексора 37. Четвер-

Q тьй и п тьм управл емые инверторы 12 и 13 вместе с шестым триггером 25 образуют схему устранени  неоднозначности . Шестой триггер 25 фиксирует положение переднего фронта сигнала

с XI (по короткому импульсу с первого формировател  3 импульсов) относительно опорного сигнала. Если началь- ньй сдвиг фаз составл ет от Т до 2 ii , то на инверсном выходе шестого тригQ гера 25 присутствует лог. 1,а чет- вертьй и ПЯТЬЙ управл емые инверторы 12 и 13 включаютс  в инвертирующий режим.

Переключение адресного входа мультиплексора 37 и соответственно принципа измерени  осуществл етс  с помощью узла, основу которого составл ют второй сдвиговый регистр 14 и посто нньй запоминающий блок 15. На

5

вход последовательной записи второго сдвигового регистра 14 поступает опор- 1гьй сигнал, сдвинутый в первом сдвиговом регистре примерно на 90° (высока  точность сдвига не требуетс ). На тактовьй вход второго сдвигового регистра 14 подаетс  короткий им- Пульс с первого формировател  3 импульсов .

Таким образом, в каждом периоде входных сигналов мпадший разр д вто- рЬго сдвигового регистра 14 фиксирует положение переднего фронта сигнала XI относительно положительного полу- Периода сдвинутой опоры. При сдвигах I„ 7фаз в диапазоне от О до и от

-- до 2 п в мпадший разр д записываетс  лог. Лог.

соответствует 31Г

сдвигам фаз от - до -- . Информаци ,

записанна  в предыдущих периодах, продвигаетс  в старшие разр ды. Таким образом, К разр дов второго сдвигового регистра 14 содержат информацию

0сдвиге фаз в последних К периодах В|Ходных сигналов. По состо нию второго сдвигового регистра 14 нетрудно выбрать принцип и режим измерени  Если весь регистр заполнен логическими нул ми (сдвиг фаз оказьшаетс 

о/

ч 3ii „л-

в пределах О- т или - -/«;, то измерение необходимо производить по триггерному принципу с добавлением калиброванного фазового сдвига. Если

регистр заполнен логическими едини1 7 цами (сдвиг фаз в диапазоне г

-|/Ч,

J 1 ч

-J-), ТО измерение следует проводить

гю триггерному принципу без добавлени  калиброванного фазового сдвига Если же фазовьй сдвиг оказьшаетс 

«: о II JII

вблизи значений - или -- , то при наличии узкополосного шума или в силу С ыстрого изменени  сдвига фаз второй сдвиговый регистр 14 заполн етс  как логическими единицами, так и нул ми. В этом случае необходимо перейти на принцип измерени  с перекрытием.

Состо ни  второго сдвигового регистра 14 дешифрируютс  посто нным запоминающим блоком 15, который вырабатывает признак выбора принципа измерени  (лог. 1 - триггерный прин lyin, лог. О - принцип с перекрытием ), записываемый в первьй разр д регистра хранени  16, и признак введени  калиброванного фазов.ого сдвига

(лог. О - калиброванный фазовый

сдвиг не вводитс , лог 1 - вводитс ), записываемый во второй раз р д регистра хранени  16 и третий триггер 22, который управл ет первым,

вторым и третьим управл егФ1ми инверторами 9-11. В интервале измерени  блок 36 синхронизации через первый инвертор 18 блокирует третий ключ 29, пропускающий импульсы записи на Свход третьего триггера 22, тем самым фиксиру  режим работы первого, второго и третьего управл емых инверто- poiB 9-11 до окончани  измерени . Содержимое разр дов регистра 16 хранеии  обновл етс  в каждом периоде входных сигналов. Элемент 17 ИСКЛЮЧАЮЩЕЕ ИЛИ вырабатывает сигнал совпадени  (лог. О) текущего значени  признака введени  калиброванного фазового

сдвига и содержимого третьего триггера 22. Перед началом измерени  на его выходе, а следовательно, и на R- входе четвертого триггера 23 присутствует лог. О. Четвертый триггер

23 собираетс  по известной схеме на двух элементах 2И-НЕ. Поэтому, если перед началом измерени  в первом разр де регистра хранени  записана лог, 1, то четвертый триггер 23

оказьшаетс  в сброшенном состо нии, и сигнал с его пр мого выхода, будучи проинвертирован вторым к;ТЕертором 19, устанавливает лог, 1 ка эдрес- ном входе мультиплексора 37. При

этом на выход мультиплексора 37 пропускаютс  фазовые интервалы, сформированные по триггерному принципу . I

Переход к принципу с перекрытием

осуществл етс  после записи в первый разр д регистра 16 хранени  лог. О и может происходить в любой момент времени. При этом на S-входе четвертого триггера 23 устанавливаетс  лог. О и независимо от состо ни  К-входа (допускаетс  и запрещенна  ситуаци , так как одновременное переключение обоих входов из лог. О в лог. 1 невозможно) пр мой выход переключаетс  в состо ние лог. 1. Сигнал с выхода второго инвертора 19 обнул ет адресный вход мультиплексора 37 и блокирует четвертый

9

ключ 30, тем самым фиксиру  состо ние схемы устранени  неоднозначности (шестой триггер, четвертый и п тый управл емые инверторы 12, 13). В этом случае на выход мультиплексора 37 пропускаютс  фазовые интервал сформированные по принципу с перекртием

Обратный переход в интервале измерени  от принципа с перекрытием к триггерному также возможен, но при условии совпадени  текущего значени  признака введени  калиброванног фазового сдвига с записанным в трет триггер 22.

С выхода мультиплексора 37 фазовые интервалы поступают на входы певого и второго ключей 27 и 28, которые разблокируютс  блоком 36 синхронизации на врем  измерени  сдвига фаз. На другие входы первого и второго ключей 27 и 28 поступают кван- тукипие последовательности импульсов сдвинутые на 180 друг относительно друга. Пропущенные ключами импульсы попадают на элемент 38 ИЛИ и далее на счетный вход счетчика 39.

По окончании измерени  блок 36 синхронизации блокирует первый и второй ключи 27 и 28, одновременно открьгоа  третий ключ 29. Затем блок синхронизации вырабатывает строб перезаписи содержимого счетчика 39 в выходной регистр 40. При этом, если измерение проводилось с добавлением калиброванного фазового сдвига 180° то старший разр д счетчика 39 предварительно инвертируетс  вторым управл емым инвертором 10 с целью компенсации калиброванной добавки в выходном коде.

Следующий цикл измерени  начинаетс  после установки третьего триггера 22 и прив зан к переднему фронту опорного сигнала Х2. Блок 36 синхронизации работает следующим образом (фиг. 2 и 3).

Перед началом работы (на входе Работа/останов - лог. Г) триггер 41, 42 и счетчики 39 и 45 наход тс  в обнуленном состо нии. После по влени  на входе Работа/останов нулвого уровн  первым импульсом записи признака калиброванного сдвига в третий триггер 22, поступившим на третий вход блока 36 синхронизации, взводитс  триггер 41, снимаюр ий бло кировку триггера 42. По переднему

10

0

5

1706

5

0

5

0

JO

фронту опорного сигнала Х2 ш-шульсом с третьего формировател  5 -- иуль- сов, поступившим на первый вход блока 36 синхронизации, триггер 42 взводитс , тем самым снима  сигнал сброса (фиг. 3, вых. 3)со счетчиков 39 и 45 и через элемент 44 И, разблокиру  первый и второй ключи 27 и 28.

Начинаетс  интервал измерени  ( фиг.З, вых, 1J, который заканчиваетс  с по влением лог. 1 в старшем задействованном разр де счетчика 45, при этом через инвертор 48 и элемент 44 И (вых. 1) блокируютс  первый и второй ключи 27 и 28 и разрешаетс  прохождение сигналов через элементы 46 и 47 И, Сигнал с выхода элемента 46 И (вых. 2) осуществл ет перезапись содержимого счетчика 39 в выходной регистр 40.

Сигнал с выхода элемента 47 И через элемент 43 ИЛИ обнул ет триггеры 41, 42 и счетчики 39 и 45.

При наличии на входе Работа/останов лог. О процесс подготовки и проведени  измерени , описанный выше , повтор етс  о

Таким образом, при мальгх отношени м: сигнал/шум и слгщественной динамике изменени  фазового сдвига предлагаемое устройство позвол ет производить измерение с более высокой точностью по сравнению с прототипом в силу ТОГО} что на критических дл  фазометра триггерного типа (каковым и  вл етс  прототип) участках фазовой характеристики обеспечивает переход на принцип измерени  с перекрытием , дающий на этих участках большую точность.

Claims (1)

1. Формула изобретени 

   Цифровой фазометр, содержащий генератор тактовых импульсов, блок синхронизации, счетчик, выходной регистр , четыре ключа, три триггера; сдвиговьй регистр, умножитель частоты , два управл е1« 1Х инвертора, два формирукщих блока, четыре формировател  импульсов, элемент ИЛИ и первый инвертор, причем входы первого и второго формирующих блоков соединены соответственно с первой и второй входными шинами фазометра, выход первох о формирующего блока подключен к первому входу первого управл емого инвертора, выход второго формиру-

   01цего блока подключен к входам третьего и четвертого формирователей импульсов, входу последовательной записи сдвигового регистра и через y sнoжитeль частоты - к тактовому входу сдвигового регистра, выход первого управл емого инвертора через первьй и второй формирователи импульсов подключен к S-входам соответственно первого и второго триггеров , выход третьего формировател  импульсов соединен с первым входом блока синхронизации, второй вход которого соединен с первым выходом, генератора тактовых импульсов, первый выход блока синхронизации подключен к первым входам первого и второго ключей, вторые входы которых соединены соответственно с вторым и третьим выходами генератора тактовых импульсов, выходы первого и второго ключей подключены соответственно к первому и второму входам элемента ИЛИ, выход которого подключен к счетному входу счетчика, выходы счетчика с (in-n+l)-ro по (га-1)-й соединены с входами выходного регистра с первого по (п-1)-й соответственно, а пг-й выход счетчика соединен с первым входом второго управл емого инвертора, выход которого подключен к п-му входу выходного регистра, вход записи которого соединен с вторым выходом блока синхронизации, подключенного третьим выходом к установочному входу счетчика, отличающий- с   тем, что, с целью повьшени  точности измерени  сдвига фаз при малых отношени х сигнал/шум и высокой дл  данного времени измерени  скорости изменени  фазового сдвига, в него дополнительно введены третий, четвертый и п тый управл емые инверторы , второй инвертор, первый и второй элементы И, элемент ИСКЛЮЧАЮ1 ЩЕ ИЛИ, второй сдвиговый регистр на К разр дов, посто нный запоминающий блок, регистр хранени , четвертый - седьмой триггеры, мультиплексор, причем первьй вход третьего ключа через первьй инвертор подключен к первому, выходу блока синхронизации, третий вход которого соединен с выходом третьего ключа и С-входом третьего триггера, выход первого сдвигового регистра соединен с первым входом третьего управл емого инвертора , подключенного своим выходом

   0

   5

   0

   5

   0

   5

   0

   5

   к входу последовательной записи второго сдвигового регистра, выходы которого с первого ,по К-й подключены к соответствующим адресным входам посто нного запоминающего блока, первый выход посто нного запоминающего блока соединен с первым входом параллельной записи регистра хранени , а второй выход - с вторым входом параллельной записи регистра хранени  и D-входом третьего триггера, выход которого подключен к вторым входам первого, второго и третьего управл емых инверторов и первому; входу элемента ИСКЛЮЧАЮ1ПЕЕ ИЛИ, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к выходу второго разр да регистра хранени , выход первого разр да которого соединен с S-входом четвертого триггера, а вход записи соединен с вторым входом третьего ключа, R-входом п того триггера и выходом второго формировател  импульсов , выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к R-входу четвертого триггера , вьпсод которого через второй инвертор соединен с адресным входом мультиплексора и первым входом четвертого ключа, тактовьй вход второго сдвигового регистра соединен с S-входом п того триггера, выходом первого формировател  импульсов и вторым входом четвертого ключа, соединенного своим выходом с С-входом шестого триггера, D-вход которого подключен к выходу второго формирукнцего блока, а инверсный выход - к первым входам четвертого и п того управл емых инверторов , вторые входы которых соединены с выходами соответственно первого и второго элементов И, S-вход седьмого триггера подключен к R-входу первого триггера и выходу третьего формировател  импульсов, а R-вход седьмого триггера соединен с R-входом второго триггера и выходом четвертого формировател  импульсов, пр мой выход п того триггера и инверсный Ш11ход седьмого триггера подключены соответственно к первому и второму входам первого элемента И, инверсный выход п того триггера и пр - . мой выход седьмого триггера соединены соответственно с первым и вторым входами второго элемента И, выходы первого и второго триггеров подключены соответственно к первому и второму входам мультиплексора, тре131511706 V1тий и четвертый входы которого сое- торов, а первьй и второй выходь; динены с выходами соответственно чет- мультиплексора - с третьиг- л; вхсдами coov- вертого и п того управл емых инвер- ветственно первого и второго ключей

   ffx.1

   бтхЪ 8шЛ Вх 2

   п

   л

   Л

   л шшллшттггиь „ ™

   Ст. разр д

   cvemt/i/ a

   5

   вмх2- вых.НЛИФиг . г

   JL.-„

   фиг,3