SU756625A1 - Преобразователь - временной интервал 1 - Google Patents
Преобразователь - временной интервал 1 Download PDFInfo
- Publication number
- SU756625A1 SU756625A1 SU782587959A SU2587959A SU756625A1 SU 756625 A1 SU756625 A1 SU 756625A1 SU 782587959 A SU782587959 A SU 782587959A SU 2587959 A SU2587959 A SU 2587959A SU 756625 A1 SU756625 A1 SU 756625A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- elements
- outputs
- input
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
Изобретение относится к вычислительной технике и может быть использовано в устройствах преобразования и кодирования информации вычислитель-5 но-управляющих и информационных комплексов. .
Известно устройство, содержащее реЦиркулятор, образованный линией задержки с элементом управления, первымс элементом ИЛИ, усилителем и блокирующей схемой, счетчик импульсов, соединенный через дешифратор и вентиль с триггером, блок установки кода, преобра- . зователь - код напряжение, реверсивный^ регистр, вентили ввода,кода, счетчик импульсов образцовой частоты, блок ' сравнения кодов и второй элемент ИЛИ, один вход которого подключен к входу устройства, другой вход - к вы-эд ходу вентиля, а выход - к запускающему входу вентилей ввода кода, включенных между входами счетчика импульсов и выходами блока установки кода, с которыми связаны первые входа блокад сравнения кодов, причем вторые входа блока сравнения кодов соединены с выходами счетчика’ импульсов образцовой частоты, а выходы - с входами реверсивного регистра, выход кото2
рого через преобразователь .код напряжение подключен к элементу управ ления линии задержки [1].
Однако для этого устройства характерны сложность и большая ошибка преобразования, так как формирование вре менного интервала происходит не по коду N, записанному в счетчике, а по коду N + 1.
Известно также устройство, содержащее генератор импульсов с прямым и · инверсным выходами, регистр, выход которого через вентили записи соединен с входом счетчика·, а выход послед него подключен к блоку сравнения, выход которого соединен с одним входом триггера управления, два элемента И, два В-триггера и элемент ИЛИ, причем выходы генератора подключены к выходам синхронизации Ю-триггеров непосредственно, а к выходам элементов И через элемент коммутации, вторые входы каждого из элементов И соединены с прямыми выходами триггеров, а выхода· через элемент ИЛИ подключены к счетчику, В-входа триггеров объединены й подключены к выходу νπρβΒΠΗίοκίθΓΟ триггера,
К-В!ход каждого В-триггера соединен
3
756625
4
с инверсным выходом другого [2] .
Однако для этого устройства характерна ошибка преобразования, т.к. возникают условия работы элементов И на фронтах В-триггеров, приводящие ,к большому сдвигу сигналов эталонной частоты по отношению к фазе сигнала начала преобразования.
Целью изобретения является повышение Точности преобразователя.
Поставленная цель достигается тем, что в преобразователь код - временной интервал, содержащий генератор импульсов с прямым и инверсным выходами, счетчик., выход которого через дешифратор соединен с первым входом блока сравнения, выходом соединенного с входом установки в ноль первого триггера, вход установки в единицу которого соединен с шиной импульса начала преобразования, второй и третий триггеры, прямые выходы которых соединены с первыми входами первого и второго элемента И со10
15
20
ответственно, выходами через элемент ИЛИ соединенными с входом счетчика, введены дополнительные эле- 25
мент ИЛИ, первый и второй элементы И, выходы которых через дополнительный элемент ИЛИ соединены с вторым входом блока сравнения. При этом первые входы дополнительных первого 30
и второго элементов И соединены с .инверсивными, выходами второго и третьего триггеров, входы установки в ноль которых соединены с выходами второго и первого элементов И соот-35 ветственно, а входы установки в единицу соединены.с выходом блока сравнения, прямой выход генератора соединен с вторыми входами первых основного и дополнительного элементов И, а инверсный выход генератора - с вторыми входами вторых основного и дополнительного элементов И, выход первого триггера соединен с третьими . входами первого и второго элементов И. 45
С
На чертеже представлена структурная блок-схема преобразователя код - временной интервал.
Началу формирования временного интервала предшествует запись кода, об- 50 ратного преобразуемому, и установка триггера 1 в нулевое состояние и триггеров 2 и 3 в единичное. Импульс начала преобразования устанавливает триггер 1 в состояние * ’ 1 * ’ . 55
При этом на входы элементов И 4 и 5^ поступает разрешающий потенциал. Сигнал эталонной частоты генератора 6 импульсов, имеющий наименьший фазовый сдвиг по отношению к фазе сигнала преобразования, Проходит через элемент И 4 или 5 и далее через элемент ИЛИ 7 на вход счетчика 8, переключая при этом в нулевое состояние соответственно триггер 3 или 2, запрещающее прохождение импульсов генератора 6 через элемент И 5 или 4 и разрешающее прохождение импульсов генератора 6 через элемент И 9 или 10 и далее через элемент ИЛИ 11 на вход блока сравнения 12. в дальнейшем при поступлении на вход счетчика 8 числа импульсов, соответствующего1 коду преобразования, он'переполняется. При этом на выходе дешифратора 13 устанавливается разрешающий потенциал и очередной импульс с выхода элемента ИЛИ 11 выделяется на выходе блока сравнения, определяя момент окончания преобразования. При этом триггеры 1, 2 и 3 устанавливаются в исходное состояние.
Claims (1)
- Формула изобретенияПреобразователь код - временной интервал, содержащий генератор импульсов с прямым и инверсным выходами, счетчик, выход которого через дешифратор соединен с первым входом блока сравнения, выход которого соединен с входом установки в ноль первого триггера, вход установки в единицу которого соединено шиной импульса начала преобразования, второй и третий триггеры,, прямые выходы которых соединены с первыми входами первого и второго элементов И соответственно, выходы которых через элемент ИЛИ соединены с входом счетчика, о т Сичающийс я тем, что, с елью повышения точности преобразователя, в него введены дополнительные элемент ИЛИ и первый и второй элементы И, выходы которых через дополнительный элемент ИЛИ соединены с вторым входом блока сравнения, при этом, первые входы дополнительных первого и второго элементов И соединены с инверсивными выходами второго и третьего триггеров, входы установки в ноль которых соединены с выходами второго и первого элементов И соответственно, входы установки в.единицу соединены с выходом блока сравнения, прямый выход генератора соединен с вторыми входами первых основного и дополнительного элементов И, а инверсивный выход генератора с вторыми входами вторых основного и дополнительного элементов И, а выход первого триггера соединен с третьими входами первого и второго элементов;И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782587959A SU756625A1 (ru) | 1978-03-06 | 1978-03-06 | Преобразователь - временной интервал 1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782587959A SU756625A1 (ru) | 1978-03-06 | 1978-03-06 | Преобразователь - временной интервал 1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU756625A1 true SU756625A1 (ru) | 1980-08-15 |
Family
ID=20752472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782587959A SU756625A1 (ru) | 1978-03-06 | 1978-03-06 | Преобразователь - временной интервал 1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU756625A1 (ru) |
-
1978
- 1978-03-06 SU SU782587959A patent/SU756625A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1493555A (en) | Decoding circuit for binary data | |
US3579126A (en) | Dual speed gated counter | |
SU756625A1 (ru) | Преобразователь - временной интервал 1 | |
GB1445773A (en) | Device for developing neutralizing signals for an echo suppressor | |
US3705358A (en) | Digital prf filter | |
SU1157675A1 (ru) | Устройство дл определени разности частот следовани двух серий импульсов | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
SU1647903A2 (ru) | Преобразователь кода в период повторени импульсов | |
SU949786A1 (ru) | Генератор последовательности импульсов | |
SU1115224A2 (ru) | Аналого-цифровой преобразователь узкополосных сигналов | |
SU1026283A1 (ru) | Фазовый дискриминатор | |
SU408322A1 (ru) | Устройство ввода переменных коэффициентов | |
SU582562A1 (ru) | Фазовый детектор | |
SU1088114A1 (ru) | Программируемый преобразователь код-временной интервал | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU900458A1 (ru) | Регистр | |
SU839067A1 (ru) | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи | |
SU1481847A1 (ru) | Устройство дл цифровой магнитной записи-воспроизведени | |
SU1104436A1 (ru) | Измеритель дифференциальной фазы | |
SU1167734A1 (ru) | Цифровой измеритель пикового значени импульсных воздействий | |
SU1573548A1 (ru) | Регенератор цифровых сигналов | |
SU1242853A1 (ru) | Устройство дл фиксации момента прохождени заданного уровн задним фронтом импульса | |
SU530466A1 (ru) | Реверсивный счетчик импульсов | |
SU1012196A1 (ru) | Цифрова след ща система | |
SU504291A1 (ru) | Цифровой фазовый компаратор |