SU985923A1 - Цифровое устройство дл управлени инвертором напр жени - Google Patents

Цифровое устройство дл управлени инвертором напр жени Download PDF

Info

Publication number
SU985923A1
SU985923A1 SU813304215A SU3304215A SU985923A1 SU 985923 A1 SU985923 A1 SU 985923A1 SU 813304215 A SU813304215 A SU 813304215A SU 3304215 A SU3304215 A SU 3304215A SU 985923 A1 SU985923 A1 SU 985923A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
input
frequency
elements
Prior art date
Application number
SU813304215A
Other languages
English (en)
Inventor
Владимир Леонидович Грузов
Александр Николаевич Полозок
Андрей Владимирович Родионов
Владимир Алексеевич Тихановский
Original Assignee
Вологодский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Вологодский Политехнический Институт filed Critical Вологодский Политехнический Институт
Priority to SU813304215A priority Critical patent/SU985923A1/ru
Application granted granted Critical
Publication of SU985923A1 publication Critical patent/SU985923A1/ru

Links

Landscapes

  • Inverter Devices (AREA)

Description

(54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ НАПРЯЖЕНИЯ
Изобретение ОТНОСИТСЯ к электротехнике , а именно к системам управ- . лени  автономными инверторами напр жени , и «эжет быть использовано в частотно-регулируемых электроприводах переменного .тока с ,цифровым уп равленим.
Известно устройство управлени  автономными инверторами с широтно импульсной модул цией, обеспечивдюinjee синхронизацию несущей и выходной частоты и периодическое,переключение кратности этих частот. Устройство содержит заданмций генератор, делитель частоты, генераторы опорного и модулирующего напр жений, формирователи, распределитель и переключатель кратности частот 1.
Недостатком этого устройства  вл етс  использование аналоговых операций при формировании управл ющих импульсов и команд на переключение кратности,что приводит к снижению . стабильности и усложнению схемл.
Известно также устройство управлени  трехфазным тиристорным преобразователем частоты, содержащее преобразователе аналог - код, задатчик частоты, формирователи, «распределитель , логическую схему и схему пёрекщочени  кратности. Это устройство осуществл ет формирование выходных сигналов на цифровом принципе. С2.
Недостатками известного устройст:;ва  вл ютс  сложность схемы и формирование команд на переключение кратности частот в функции уровн  входного сигнала, в результате чего поддерживать требуемую кратность, частот
10 в процессе регулировани  частоты практически невозможно./
Нсшболее близкое к предлагаемому по технической сущности и достигаемому результату цифровое устройство
15 дл  утфавлени  инвертором напр жени  содержит преобразователь код - частота , два реверсивных счетчика с д оифраторами, формирователь такто .вых интервалов, распределитель и
20 переключатель кратности С 31.
Одн:ако это устройство обладает сложностьюf ш званной нерациональным использованием счётчикоч. При необходимости формировани  трехфазной
25 системы управл ющих импульсов здесь .потребуетс  двенадцать реверсивных счетчиков и на выходе распределител  сложна  схема формировател . Кроме того, э такой системе образованы зак-,
30 кнутые контура, например вход прёобразовател  аналог - код - вход, преобразовател  код - частота - выхо преобразовател  код - частота - вход преобразовател  аналог - код, а это может из-за запаздывани  привести к нарушению тактовой синхронизации всей системы и к по влению сбоев. . Цель изобретени  - повышение надежности и упрощение устройства управлени  инвертором напр жени . Указанна  цель достигаетс  тем, что цифровое устройство дл  управле ни  инвертором напр жени  снабжено логическим блоком, выполненным на элементе ИЛИ, подключенном через один элемент И к входам трех других элементов ИЛИ, и выходным формирователем , выполненным на RS-триггерах, триггерах со счетным входом и элементах И,причем выход преобразовател  код - частота через счетчик подключей к переключателю кратности, выходы распределител  и выходы дешифратора , кроме последнего, подключены соответственно к входу одного элемента ИЛИ и к элемента И логического блока, последний выход дешиф ратора подключен к одним входам ftsтриггеров , к другим входам которых подключены выходы трех элементов ИЛИ логического блока, к входам триггеров со счетными входами подключены соответствующие выходы распределител , выход каждого RS-триггера подключен к первым входам двух соответствующих элементов И, к вторым входам которых подключены выходы соответствующего триггера со счетным входом. Hal чертеже приведена схема устрой ства. Ус -ройство содержит генератор 1 тактовой частоты, подключенный к уп равл емому делителю 2 частоты,,составл ющие преобразователь 3 код частота , счетчик 4, линейный дешифратор 5, формирователь б квазисинусоидального напр жени , переключатель 7 кратности, распределитель 8, логический блок 9, формировател 10, элементы ИЛИ 11, элементы И 12f элементы ИЛИ 13, триггеры 14, триггеры со счетным входом 15 и элементы И 16. Устройство работает следующим об разом. Импульсы с выхода генератора 1 тактовой частоты поступают на счетны вход счетчика 2 импульсов, на парал лельные входы которого при каждом его переполнении записываетс  инвер ный код требуемой частоты (,Таким образом, реализуетс  проста  схема управл емого делител  частоты ц совокупности с генератором тактовой частоты выполн ющего функции преобразовател  3 код - частота. Сигнал с выхода преобразовател  код частота поступает на вход счетчика 4 который вместе с. линейным дешифратором 5 образует схему формировател  6 квазисинусоидального напр жени . При каждом переполнении счетчика сигналы с его выхода поступают на вход цифрового переключател  7, выполненного на счетчике образующем управл емый кодом {d,oty,,,.,df, ) делитель , причем изменение коэффициента делени  згщаетс  тем же кодом, что и задание частоты. Переключатель кратности формирует сигналы переключени  позиций распределител  8 с кратностью , пропорциональной величине входной частоты, задаваемой кодом. Все двенадцать выходов распределител  поступают в логический блок 9, куда подвод тс  и выходы дешифратора. Далее импульсы с .логического блока поступают на входы формировател  10, на вцходах которого вырабатываетс  трехфазна  система импульсов U-( - Ug, модулированных по синусоидальному закону и поступающих в выходные каскады дл  управлени  вентил ми инвертора. Выходы распределител  через элементы ИЛИ 11 поступают на входы элементов И 12, к другим входам которых подсоединены выходы дешифратора. В результате отбор сигналов с выхода дешифратора 5 осуществл етс  импульсами распределител . Схема устройства приведена дл  случа  аппроксимации половины периода синусоидального выходного напр жени  двенадцатью интервалами (ступен ми . Дл  этого случа  используютс  1, 3, 7, 13, 20, 28 выходы линейного даишфратора при емкости счетчика 32. Причем нарастающа  полуволна формируетс  отбором выходных сигналов дешифратора в пр мом направлении, а спадающа  часть полуволны - отбором в обратном направлении . Сигналы с выходов тр.ех групп элементов И логического блока, объединенные через элементы ИЛИ 13, поступают на входы RS-триггеров 14 формировател  10, надругие входы этих триггеров подаетс  сигнал с 31 выхода дешифратора. Одновременно с нулевого, четвертого и дес того выходов распределител  импульсы подаютс  на счетные входы триггеров 16 формировател . Формирование управл ющих модулированных по синусоидальному закону импульсов и адресование их по рабочим вентил м инвертора осу- . ществл етс  элементами И 16 формировател  . Таким образом, на одном счетчике с дешифратором формируетс  модул ци  по синусоидальному закону управл ющих напр жений всех вентилей инвертора , отбор во времени этих напр жений осуществл етс  логическим блоком по сигналам с распределител , а

Claims (1)

  1. Формула изобретения
    Цифровое устройство для управления инвертором напряжения, содержащее преобразователь код - частота, счетчик с дешифратором на выходе и переключатель кратности, подключенный к входу распределителя, отличающееся тем, что, с целью повышения надежности и упрощения, оно снабжено логическим блоком, выполненным на элементе ИЛИ, подключенном через один элемент И к входам трех других элементов ИЛИ, и выходным. формирователем, выполненным на RSтриггерах, триггерах со счетным входом и элементах И, причем выход преобразователя код - частота через счетчик подключен к переключателю . кратности, выхода распределителя и выхода дешифратора^кроме последнего, подключены соответственно к входу
    5 одного элемента ИЛИ и к входу элемента И логического блока, последний выход дешифратора подключен к одним входам RC-триггеров, к другим входам которых подключены выхода трех дру10 гих элементов ИЛИ логического ^блока, к входам триггеров со счетными входами подключены соответствующие выходы распределителя, выход каждого I RS-триггера подключен к первым.вхо15 дам двух соответствующих элементов И, к вторым входам которых подключены выхода соответствующего триггера со счетным входом.
SU813304215A 1981-06-19 1981-06-19 Цифровое устройство дл управлени инвертором напр жени SU985923A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813304215A SU985923A1 (ru) 1981-06-19 1981-06-19 Цифровое устройство дл управлени инвертором напр жени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813304215A SU985923A1 (ru) 1981-06-19 1981-06-19 Цифровое устройство дл управлени инвертором напр жени

Publications (1)

Publication Number Publication Date
SU985923A1 true SU985923A1 (ru) 1982-12-30

Family

ID=20964184

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813304215A SU985923A1 (ru) 1981-06-19 1981-06-19 Цифровое устройство дл управлени инвертором напр жени

Country Status (1)

Country Link
SU (1) SU985923A1 (ru)

Similar Documents

Publication Publication Date Title
SU985923A1 (ru) Цифровое устройство дл управлени инвертором напр жени
JPH0219021A (ja) ディジタルパルス幅変調回路
SU913568A1 (ru) Устройство для формирования серий импульсов 1
SU811485A1 (ru) Многоканальное устройство дл упРАВлЕНи ВЕНТильНыМ пРЕОбРАзОВАТЕлЕМ
SU900420A1 (ru) Формирователь последовательностей импульсов переменной длительности
SU1403276A1 (ru) Одноканальный задающий генератор частоты выходного напр жени тиристорного непосредственного преобразовател частоты
SU923003A1 (ru) Двухканальный генератор гармонических колебаний
SU1635257A2 (ru) Перестраиваемый делитель частоты следовани импульсов
SU1448410A1 (ru) Цифровой синтезатор частот
SU684561A1 (ru) Функциональный генератор напр жени
KR0168082B1 (ko) 디지탈 펄스폭변조신호 발생장치
SU1173548A1 (ru) Устройство выбора каналов
SU995258A1 (ru) Устройство дл управлени автономным инвертором
SU1411952A1 (ru) Умножитель частоты следовани импульсов
SU1201852A1 (ru) Элемент с управл емой проводимостью
SU1432754A1 (ru) Умножитель частоты следовани импульсов
RU2028721C1 (ru) Преобразователь последовательности импульсов
SU980273A1 (ru) Формирователь многофазного напр жени
SU1127097A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1032592A1 (ru) Способ управлени трехфазным мостовым инвертором и устройство дл управлени трехфазным мостовым инвертором
SU1125728A1 (ru) Устройство дл формировани широтно-модулированных сигналов управлени ключами инвертора
SU1376185A1 (ru) Преобразователь однофазного напр жени в трехфазное
SU983998A1 (ru) Устройство дл формировани импульсных последовательностей
KR0183747B1 (ko) 클럭 펄스의 주파수 변환방법 및 회로
SU1182667A1 (ru) Делитель частоты с переменным коэффициентом делени