SU1434425A1 - Device for identifying a number closest to the present one - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам управлени  ЭВМ. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет определени  ближайших чисел меньшего и большего, к заданному числу . Устройство содержит регистр 1, К регистров 2, 3, К+1 групп элемен-; тов И-ИЛИ 4,К схем сравнени  5, матри- цу 6 схем сравнени , матрицу 7 компараторов , группу 8 К элементов ИThe invention relates to computing, in particular to computer control devices. The aim of the invention is to expand the functionality of the device by determining the nearest numbers, smaller and larger, to a given number. The device contains a register 1, K registers 2, 3, K + 1 groups of elements; combo AND-OR 4, K comparison schemes 5, matrix 6 comparison schemes, matrix 7 of comparators, group 8 K of elements AND

Description

Л СL S

элемент ИЛИ 9, элемент И 10, коммутатор 11, первый 12 и второй 13 элементы задержки, второй элемент ИЛИ 14, K-I элементов И 15, группу 16 элементов И-ИЛИ, вход 17 запроса устройства вход 18 заданного числа устройства , входы 19 чисел устройства, входы 20 адресов (признаков, номеров ) чисел устройства, выход 21 ближайшего числа устройства, выход 22 адреса ближайшего числа устройства, выход 23 равного числа устройства. Работа устройства основана на том.element OR 9, element AND 10, switch 11, first 12 and second 13 delay elements, second element OR 14, KI elements AND 15, group 16 elements AND-OR, device request input 17 input 18 of a specified device number, inputs 19 device numbers , inputs of 20 addresses (signs, numbers) of device numbers, output 21 of the nearest device number, output 22 of the address of the nearest device number, output 23 of an equal device number. The operation of the device is based on that.

что в первом такте заданный код сравниваетс  с массивом кодов и выбираетс  ближайший больший код, который со своим признаком выдаетс  на выход устройства, а во втором такте обраТ ный код заданного числа сравниваетс  с обратными кодами массива чисел и выбираетс  ближайший меньший код, который со своим признаком также поступает на выход устройства. В обоих тактах на вькод устройства выдаетс  признак числа, равного заданному 1 ил.that in the first cycle the given code is compared with the array of codes and the nearest larger code is selected, which with its characteristic is output to the device output, and in the second cycle, the return code of the specified number is compared with the reverse codes of the array of numbers and the smallest code is selected; also enters the output device. In both clocks, a sign of a number equal to the specified 1 slug is output to the device code.

1one

Изобретение относитс  к вычислительной технике, в частности .к устройствам управлени  ЭВМ.The invention relates to computing, in particular, to computer control devices.

Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  определени  ближайших меньшего и большего к заданному чисел.The purpose of the invention is to expand the functionality of the device by providing the definition of the nearest smaller and larger to the given numbers.

Функциональна  схема устройства приведена на чертеже.Functional diagram of the device shown in the drawing.

Устройство содержит регистр 1, первую 2 и вторую 3 группы из К регистров , блок 4 из К+1 групп элементов И-ЙПИ, группу 5 из К схем сравнени , матрицу 6 схем ; сравнени , матрицу 7 компараторов, первую группу 8 из К элементов И, элемент ИЛИ 9, элемент И. 10, коммутатор ll, первьй 12 и вт оррй 13 элементы задержки,, второй элемент ИЛИ 14, вторую группу 15 из К-1-го элементов И группу 16 элементов Й-ИЛИ, вход 17 запроса устройства, вход 18 заданного числа устройства, входы 19 чисел устройства, входы 20 адресов (признаков, номеров) чисел устройства , выход- 21 ближайшего числа устройства , выход 22 адреса ближайшего числа устройства, выход 23 адреса равного числа устройства.The device contains the register 1, the first 2 and the second 3 groups of K registers, block 4 of K + 1 groups of I-IPI elements, group 5 of K comparison circuits, matrix 6 of circuits; Comparison, matrix 7 of comparators, first group 8 of K elements AND, element OR 9, element I. 10, switch ll, first 12 and volts 13 delay elements, second element OR 14, second group 15 of K-1 elements AND a group of 16 elements Y-OR, input 17 of a device request, input 18 of a given device number, inputs of 19 device numbers, inputs of 20 addresses (signs, numbers) of device numbers, output - 21 nearest device number, output 22 of address of the nearest device number output 23 addresses of an equal number of devices.

Устройство работает следующим образом .The device works as follows.

В сопровождении сигнала запроса 17 на регистр 1 поступает заданное число, на регистры групп 2 и 3 - , имеющиес  числа и их признаки соответственно , В качестве признака моAccompanied by a request signal 17, a specified number is sent to register 1, to registers of groups 2 and 3, the numbers and their signs, respectively,

5five

жет использоватьс  адрес числа в пам ти либо пор дковый номер данного регистра в группе. Сигнал запроса имеет длительность, равную времени распространени  сигналов от входа 19 устройства до выходов группы 8 элементов И и времени задержки элементов I 2 и 1 3,The address of the number in memory or the sequence number of this register in the group is used. The request signal has a duration equal to the propagation time of signals from the device input 19 to the outputs of group 8 of the elements AND and the delay time of the elements I 2 and 1 3,

Числа с регистров группы 2 и регистра 1 в пр мом коде через группы элементов И-ИЛИ блока 4 поступают на группу 5 элементов сравнени  и матрицу 6, где сравниваютс  между собой. Сигнал на первом выходе элемента сравнени  группы 5 означает, что соответствующее число из группы 2 регистров больше заданного. На основании этих сигналов и сигналов сравнени  имеющихс  чисел между собой (на матрице 6) в матрице 7 компараторов и группе 8 элементов И формируетс  сигнал на выходе группы 8, соответствующем бл1 жайшему большему заданному 5 числу. Если есть число, больше заданного , элемент ИЛИ 9 подготавливает. к открытию элементы И 10. Задержанный на элементе 12 сигнал запроса от- крьюае.т элемент 10 И, и коммутатор 11 вьщает на выходы 21 и 22 устройства ближайшее большее число и его признак.The numbers from the registers of group 2 and register 1 in the direct code, through the groups of elements AND-OR of block 4, arrive at group 5 of the elements of comparison and matrix 6, where they are compared with each other. The signal at the first output of the comparison element of group 5 means that the corresponding number from group 2 of registers is greater than the specified one. On the basis of these signals and signals comparing the existing numbers between themselves (on matrix 6) in matrix 7 of comparators and group 8 of elements I, a signal is generated at the output of group 8, corresponding to the most large given number 5. If there is a number greater than the given, the element OR 9 prepares. elements 10 are opened. 10. The request signal from the element 12, which is delayed on element 12, is element 10 I, and the switch 11 causes the nearest larger number and its sign to the device outputs 21 and 22.

Сигнал на втором выходе схемы сравнени  группы 5 означает, что число в соответствующем регистре группы 2 равно заданному. Младший по номеру сигнал из сигналов с вторых выходов схем сравнени  группы 5 закрьшает последующие элементы И группы 15, проходитThe signal at the second output of the comparison circuit of group 5 means that the number in the corresponding register of group 2 is equal to the specified one. The lowest signal of the signals from the second outputs of the comparison circuits of group 5 completes the next elements AND group 15, passes

00

00

через соответствующий элемент И группы 15 и пропускает на вход 23 устрой- ства признак числа, равного заданномуthrough the corresponding element And group 15 and passes to the input 23 of the device a sign of the number equal to

По окончании сигнала запроса 17 по вл етс  сигнал на выходе элемента 12 задержки, пропускающий через блок А обратные коды поступакнцюс чисел. Эти коды обрабатываютс  аналогично пр мым, и через врем  задержки на элементе 13 открываетс  элемент И 10, вьщаетс  через коммутатор 11 на выход устройства число, обратный код которого  вл етс  ближайшим большим к обратному коду требуемого числа, т.е. ближайшее меньшее число, и его признак. На выходе 23 снова вьщаетс  признак числа, обратный код которого равен обратному коду заданного числа , т.е. равного заданному числу.At the end of the request signal 17, a signal appears at the output of the delay element 12, passing through the block A return codes of received numbers. These codes are processed in the same way as forward, and through the delay time on element 13, element 10 opens, through the switch 11 to the device output a number, the return code of which is the closest large to the return code of the required number, i.e. the nearest lower number and its sign. Output 23 again shows the sign of a number, the inverse code of which is equal to the reverse code of a given number, i.e. equal to the given number.

В случае отсутстви  среди имеющихс  на регистрах группы 2 чисел искомого элемент ИЛИ 9 не вьздает сигнал , и коммутатор И блокируетс ; нулевые сигналы вторых выходов схем сравнени  группы 5 блокируют элементы И группы 15 и выход 23. На выходах 2.1 и 22 , 23 устройства - .нула- вые коды, свидет ельствующие об от- :сутствии искомых чисел (полагают, что признаки на входах 20 - не нулевые ).If there are no 2 numbers in the registers of the group, the required element OR 9 does not emit a signal, and the AND switch is blocked; the zero signals of the second outputs of the comparison circuits of group 5 block the elements of AND of group 15 and the output of 23. At outputs 2.1 and 22, 23 of the device are keynotes that indicate the absence of the required numbers (it is believed that the signs at the inputs 20 not null).

Таким образом, предлагаемое устройство позвол ет выбрать ближайшее меньшее, большее и равное заданному числа. Через врем , определ емое задержкой прохождени  сигналов (т.е. такт), на,вь1ходы 21-23 выдаютс  соответственно ближайшее большее число, его признак и признак равного числа, а еще через такт - ближайшее меньшее число, его признак и признак равного числа, если такие числа поступили на входы 19.Thus, the proposed device allows the selection of the nearest smaller, larger and equal to a given number. At a time determined by the delay in the passage of signals (i.e., a clock), the inputs 21–23, respectively, the nearest larger number, its sign and sign of an equal number, are output, and after a beat, the nearest smaller number, its sign and sign of an equal number if such numbers arrived at entrances 19.

Claims (1)

Использование новых элементов позвол ет определ ть ближайшее меньшее и большее числа. Этим достигаетс  расширение функциональных возможностей устройства. Формула изобретени The use of new elements makes it possible to determine the nearest smaller and larger numbers. This is achieved by expanding the functionality of the device. Invention Formula Устройство дл  определени  числа, ближайшего к заданному, содержащее регистр, первую и вторую группы из К-регистров кажда , где К - количество чисел в массиве, группу из К схем сравнени , матрицу схем сравнени , матрицу компараторов, группу из К эле ментов И, элемент И, элемент ИЛИ, коммутатор, элемент задержки, при0A device for determining the number closest to a given one, containing a register, first and second groups of K-registers each, where K is the number of numbers in the array, a group of K comparison circuits, a matrix of comparison circuits, a matrix of Comparators, a group of K elements I, AND element, OR element, switch, delay element, when 5five 00 5five 00 5five 00 5five 00 5five чем вход запроса устройства соединен с входом элемента задержки и входами разрешени  записи всех регистров, информационные входы регистра  вл ютс  входами заданного числа устройства, информационные входы регистров первой группы  вл ютс  входами числа устройства, информационные входы ре- гистра  вл ютс  входами заданного числа устройства, информационные входы регистров первой группы  вл ютс  входами чисел устройства, информационные входы регистров второй группы  вл ютс  адресными входами .чисел устройства, входы первой группы и выход схемы сравнени  группы подключены соответственно к выходу К-го регистра первой группы и к К-му входу элемента ИЛИ, выход которого подключен к первому входу элемента И, выход которого соединен с разрешающим входом коммутатора, К-й управл ющий вход которого подключен к выходу К-го элемента И группы , а перва  и втора  группы информационных входов подключены соответственно к пр мым выходам регистров первой и второй групп, перва  и втора  группы выходов коммутатора  вл ютс  соответственно выходами числа и адреса числа, ближайшего к заданному , устройства, К-на  группа входов схем сравнени  матрицы объединена с второй группой входов К-й схемы сравнени  группы, выход неравенства К-й схемы сравнени  группы подключен к К-му входу первой группы компараторов матрицы, входы второй группы компараторов матрицы подключены к соответствующим выходам сравнени  матрицы, а выходы соединены с входами элементов И группы, отличающеес  тем,что, с целью расширени  функциональных возможностей за счет обеспечени  определени  ближайших меньшего и большего к заданному чисел, в него введены второй элемент задержки, второй элемент ИЛИ, К групп элементов И-ШШ, втора  группа элементов И и группа элементов И-ИЛИ, причем вход запроса устройства подключен к первым управл ющим входам всех элементов И-ИЛИ групп, вторые управл ющие входы которых подключены к выходу первого элемента задержки, первому входу вто рого элемента ИЛИ и через второй элемент задержки - к второму входу ВТО-the device request input is connected to the input of the delay element and the recording resolution inputs of all registers, the information inputs of the register are inputs of a specified number of devices, the information inputs of registers of the first group are inputs of the device number, information inputs of the register are inputs of a specified number of devices, information the inputs of the registers of the first group are the inputs of the device numbers, the information inputs of the registers of the second group are the address inputs of the device, the inputs of the first group and in The output of the comparison circuit of the group is connected respectively to the output of the K-th register of the first group and to the K-th input of the OR element, the output of which is connected to the first input of the AND element, the output of which is connected to the enable input of the switch, the K-th control input of which is connected to the output K-th element And the group, and the first and second groups of information inputs are connected respectively to the direct outputs of the registers of the first and second groups, the first and second groups of the switch outputs are respectively the outputs of the number and address of the number closest to given, the device, K-to, the group of inputs of the matrix comparison circuits is combined with the second group of inputs of the K-th group comparison circuit, the output of the inequality of the K-th group comparison circuit is connected to the K-th input of the first group of matrix comparators, the inputs of the second group of matrix comparators are connected to corresponding outputs of the matrix comparison, and the outputs are connected to the inputs of elements AND groups, characterized in that, in order to extend the functionality by providing the definition of the nearest smaller and larger to the given numbers, the second delay element, the second OR element, the I-SHS element groups, the second AND group of elements and the AND-OR element group are entered, the input of the device request is connected to the first control inputs of all the AND-OR groups whose second control inputs are connected to the output of the first delay element, the first input of the second OR element, and through the second delay element - to the second input of the BTO- рого элемента ИЛИ, выход которого подключен к второму входу элемента И, пр мые и инверсные выходы разр дов регистров первой группы подключены соответственно к информационным вхо- |Дам элементов И-ИЛИ групп с первой по |К-ную, йыходы которых соединены со- Iответственно с первыми группами входов схем сравнени  группы, пр мые и инверсные выходы разр дов регистра соединены соответственно с информационными входами элементов И - ИЛИ (К+1 )-и группы, выходы которых сое- цинены с вторыми входами схем ьравне 25 the OR element whose output is connected to the second input of the AND element, the forward and inverse outputs of the bits of the registers of the first group are connected respectively to the information inputs | Dame of the AND-OR elements from the first to the | K-th, whose outputs are connected respectively with the first groups of inputs of the comparison circuits of the group, the direct and inverse outputs of the register bits are connected respectively to the information inputs of the AND – OR (K + 1) -and elements whose outputs are connected to the second inputs of equal to 25 НИН группы, выход равенства К-й схемы сравнени  группы подключен к первому улравл н цему входу группы элементов И-ИЛИ и К-му входу 1-го элемента И второй группы, где 1 г (1-...К-1), пр мые выходы разр дов регистров второй группы соединены соответственно с и нформационными входами элементов И-ИЛИ группы, i-й управл ющий вход 1-го элемента И- Ш1И группы подключены к выходу i-ro элемента И второй группы, а выходы  вл ютс  выходами адреса равного числа устройства.NIN group, the output of the equality of the K-th group comparison circuit is connected to the first control input of the group of elements AND-OR and the K-th input of the 1st element AND of the second group, where 1 g (1 -... K-1), the direct outputs of the bits of the registers of the second group are connected respectively to the informational inputs of the elements of the AND-OR group, the i-th control input of the 1st element of the I-B1I group is connected to the output of the i-element of the AND group of the second group, and the outputs are outputs addresses of an equal number of devices.