SU1575192A1 - Device for assigning space in external memory - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам управлени  внешней пам тью. Цель изобретени  - снижение аппаратурных затрат. Устройство содержит преобразователь 1 кода, М блоков 2, анализа свободных участков внешней пам ти, элемент ИЛИ 3, регистры 4, 5, входы и выходы. Устройство позвол ет сформировать начальный адрес оптимального по размерам участка пам ти и определить номер внешнего носител , в котором он находитс . 1 з.п. ф-лы, 3 ил.The invention relates to computing, in particular, to external memory management devices. The purpose of the invention is to reduce hardware costs. The device contains a converter of 1 code, M blocks 2, analysis of free sections of external memory, an element OR 3, registers 4, 5, inputs and outputs. The device allows you to generate the starting address of the optimal size of the memory and determine the number of external media in which it is located. 1 hp f-ly, 3 ill.

Description

Изобретение относитс  к вычислительной технике и может примен тьс  в устройствах управлени  внешней пам тью .The invention relates to computing and can be used in external memory management devices.

Целью изобретени   вл етс  снижение аппаратурных затрат.The aim of the invention is to reduce hardware costs.

На фиг.1 изображена функциональна  схема предлагаемого устройства; а фиг.2 - функциональна  схема преобразовател  кодов; на фиг.З - функциональна  схема блока анализа свободных участков внешней пам ти.Figure 1 shows the functional diagram of the device; and figure 2 is a functional diagram of the Converter codes; FIG. 3 is a functional block diagram of the analysis of free areas of external memory.

Устройство содержит преобразователь 1 кода, М блоков 2 анализа свободных участков внешней пам ти, элемент ИЛИ 3, первый регистр 4, второй Регистр 5, вход 6 запуска, вход 7 задани  кода требуемого размера участка пам ти М групп входов 8 кода размера 1-го участка пам ти, М групп входов 9 начального адреса 1-го учаска пам ти, М входов 10 номера внешнего носител , сигнальный выход 11, выход 12 начального адреса выбранного участка пам ти, выход 13 номера выбранного внешнего носител . Преобразователь 1 кода содержит триггер 14, генератор 15 импульсов, элемент И 16, счетчик 17 и элемент 18 задержки. Блок 2 анализа свободных участков внешней пам ти содержит N счетчиков 19, N элементов 20 задержки , первый элемент ИЛИ 21, N триггеров 22t N элементов И 23 первой группы, N элементов И 24 второй группы , N регистров 25, второй элемент ИЛИ 26 и дополнительный регистр 27.The device contains a converter 1 code, M blocks 2 analysis of free sections of external memory, element OR 3, first register 4, second Register 5, start input 6, input 7 setting the code of the required size of the memory section M of groups of inputs 8 code of the size of the 1st memory section, M groups of inputs 9 of the start address of the 1st memory area, M inputs 10 of the external carrier number, signal output 11, output 12 of the initial address of the selected memory section, output 13 of the number of the selected external medium. The code converter 1 comprises a trigger 14, a pulse generator 15, an AND 16 element, a counter 17, and a delay element 18. The unit 2 for analyzing the free sections of the external memory contains N counters 19, N delay elements 20, the first element OR 21, N triggers 22t N elements AND 23 of the first group, N elements AND 24 of the second group, N registers 25, the second element OR 26 and additional register 27.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии все триггеры счетчики и регистры устройства обнулены (не показано). В счетчик 17 по входу 7 записываетс  код требуемого размера участка пам ти на внешнем носителе. По входам 8 в счетчики 19 которого К-го блока 2 анализа свободных участков внешней пам ти (К-1,... М,где М - число внешних носителей пам ти) занос тс  коды размеров свободных участков пам ти, а в регистры 25 по входам 9 занос тс  их начальные адреса, причем если i-й участок пам ти зан т (i t,2,...,N,rne N - число анализируемых участков на одном внешнем носителе), то в 1-й счетчик 19 и i-й регистр 25 заноси с  нулевой код (нули во все разр ды) Код номера внешнего носител  заноситс  в дополнительный .регистр 27 поIn the initial state, all triggers, counters and registers of the device are reset (not shown). Counter 17, at input 7, records the code of the required size of the memory location on the external medium. The inputs 8 to the counters 19 of which the K-th block 2 analysis of the free sections of the external memory (K-1, ... M, where M is the number of external storage media) are entered into the size codes of the free memory sections, and the registers 25 input addresses 9 put their initial addresses, and if the i-th memory section is occupied (it, 2, ..., N, rne N is the number of analyzed sections on one external carrier), then in the 1st counter 19 and The i-th register 25 is entered from the zero code (zeros in all bits). The code of the external carrier number is entered into the additional register 27 to

т , т - . t, t -.

10ten

f5f5

2020

2525

30thirty

3535

4040

4545

5050

5555

924924

входу 10. Регистры 25 и дополнительный регистр 27 наход тс  в третьем состо нии (с большим входным сопротивлением ) и не оказывают вли ние на регистры 4 и 5. С приходом импульса запуска по входу 6 триггер 14 переходит в единичное состо ние и импульсы с генератора импульсов через элемент И 16 поступают на счетные входы счетчика 17 и счетчиков 19 всех блоков 2 анализа свободных участков внешней пам ти. Состо ние всех счетчиков с каждым импульсом увеличиваетс  на единицу.input 10. Registers 25 and additional register 27 are in the third state (with a large input impedance) and do not affect registers 4 and 5. With the arrival of the trigger pulse on input 6, the trigger 14 turns into a single state and pulses from the generator pulses through element 16 are fed to the counting inputs of counter 17 and counters 19 of all blocks 2 of the analysis of free external memory areas. The state of all counters with each pulse increases by one.

Чем больше код размера свободного участка пам ти в одном из счетчиков 19, тем раньше возникает сигнал переполнени  на соответствующем счетчике, При возникновении сигнала переполнени  на одном из счетчиков все триггеры 22 через элементы ИЛИ 21 и 3 обнул ютс  и через врем  t{ , определ емое элементом 20 задержки , соответствующий счетчику 19 триггер 22 переводитс  в единичное состо ние. Если к этому моменту времени сигнал переполнени  счетчика 17 не поступил, то перевод триггера 22 в единичное состо ние означает, что обнаружен участок пам ти, размер которого больше требуемого Если с приходом очередного импульса с генератора 15 импульсов ни на одном из счетчиков сигнал переполнени  не возникает , то состо ние триггером 22 не измен етс  .The larger the free area size code in one of the counters 19, the earlier the overflow signal occurs on the corresponding counter. When an overflow signal occurs on one of the counters, all the triggers 22 through the elements OR 21 and 3 are reset and after a time t {determined by a delay element 20 corresponding to the counter 19; the trigger 22 is transferred to the one state. If at this time the overflow signal of the counter 17 has not arrived, then transferring the trigger 22 to one state means that a section of memory larger than the required one is detected. If, with the arrival of the next pulse from the generator of 15 pulses, no overflow signal occurs on any of the counters , the state of the trigger 22 does not change.

При по влении сигнала переполнени  на счетчике 17 триггер 14 переводитс  в нулевое состо ние и генератор 15 импульсов отключаетс . Через врем  1, определ емое элементом 18 задержки, на сигнальном выходе 11 устройств по вл етс  сигнал Готовность устройства. К этому моменту времени один или несколько триггеров 22 наход тс  в единичном состо нии (если имелс  участок пам ти размером больше, либо равный требуемому ) . В общем случае может быть несколько участков пам ти одинаковой длины, что обуславливает единичное состо ние нескольких триггеров 22.When an overflow signal appears on the counter 17, the trigger 14 is switched to the zero state and the pulse generator 15 is turned off. After time 1, determined by the delay element 18, the Device Ready signal appears at the signal output 11 of the device. At this point in time, one or more of the flip-flops 22 are in a single state (if there was a memory location larger than or equal to the required one). In the general case, there may be several sections of memory of the same length, which causes a single state of several triggers 22.

Группы элементов И 23 и 24 всех блоков 2 анализа свободных участков внешней пам ти представл ют собой схему приоритета. В том случае, если два и более триггеров 22 наход тс  в единичном состо нии, то лишь один элемент И 24 будет открыт. ИмпульсGroups of elements And 23 and 24 of all blocks 2 of the analysis of free parts of external memory are a priority scheme. In the event that two or more flip-flops 22 are in a single state, then only one AND 24 element will be opened. Pulse

с элемента 18 задержки через единственно открытый элемент И 24 в одном из блоков 2 анализа свободных участков внешней пам ти подаетс  на разрешающий вход соответствующего регистра 25 и начальный адрес оптимального участка внешней пам ти из регистра 25 переписываетс  в регистр 4, Кроме того , на выходе элемента ИЛИ 26 одного из блоков 2 анализа свободных участков внешней пам ти, на котором выделен свободный участок пам ти, по вл етс  единичный импульс, который подаетс  на разрешающий вход дополнительного регистра 27 и код номера внешнего носител  из дополнительного регистра 27 переписываетс  в регистр 5. В том случае, если нет свободного участка пам ти, размер которого больше или равен требуемому в момент возникновени  сигнала переполнени  все триггеры 22 наход тс  в нулевом состо нии, следовательно состо ние регистров 4 и 5 не изменитс  (регистры 4 и 5 останутс  в нулевом состо нии, что означает отсутствие участка пам ти требуемого размера ) .From the delay element 18, through the only open element 24 in one of the blocks 2 for analysis of free parts of the external memory, it is fed to the enabling input of the corresponding register 25 and the starting address of the optimal external memory part from the register 25 is rewritten into register 4, In addition, at the output of the element OR 26 one of the blocks 2 for analysis of free parts of external memory, on which a free part of memory is allocated, a single pulse appears, which is fed to the enabling input of the additional register 27 and the external nose number code The bodies from the additional register 27 are rewritten to the register 5. In the event that there is no free section of memory larger than or equal to the required one at the time of the overflow signal, all the flip-flops 22 are in the zero state, hence the state of the registers 4 and 5 is not will change (registers 4 and 5 will remain in the zero state, which means there is no memory area of the required size).

На этом устройство завершает работу .This completes the operation.

Claims (2)

1. Устройство дл  выделени  области во внешней пам ти, содержащее преобразователь кода, М блоков анализа свободных участков внешней пам ти первый и второй регистры, причем вход запуска устройства соединен с управл ющим входом преобразовател  кода, выход признака исполнени  которого  вл етс  сигнальным выходом устройства, а информационный выход соединен с управл ющими входами блоков анализа свободных участков внешней пам ти, перва  информационна  группа входов каждого К-го блока анализа свободных участков внешней пам ти (,...,М, где М - количество внешних носителей)  вл етс  входом кода размера 1-го участка пам ти устройства (i 1,...,N, где N - количество анализируемых участков на одном внешнем носителе), втора  информационна  группа входов каждого К-го блока анализа свободных участков внешней пам ти  вл етс  вхо дом начального адреса 1-го участка1. A device for allocating a region in an external memory, comprising a code converter, M blocks of analysis of free portions of the external memory, first and second registers, and the device start input is connected to the control input of the code converter, the execution indication of which is the signal output of the device, and the information output is connected to the control inputs of the analysis blocks of free sections of external memory, the first information group of inputs of each Kth block of analysis of free sections of external memory (, ..., M, where - the number of external media) is the input of the size code of the 1st device memory section (i 1, ..., N, where N is the number of analyzed areas on one external media), the second information group of inputs of each K-th analysis unit is free external memory plots is the start address of the 1st parcel .  . 10ten 1515 2020 2525 30thirty 3535 4040 4545 5050 5555 926926 пам ти устройства, информационный вход каждого К-го блока анализа сво- бодных участков внешней пам ти  вл етс  входом номера внешнего носител  устройства, информационный вход преобразовател  кода  вл етс  входом задани  кода требуемого размера участка пам ти устройства, выход первого регистра  вл етс  выходом начального адреса выбранного участка пам ти устройства, а выход второго регистра  вл етс  выходом номера выбранного внешнего носител  устройства, отличающеес  тем, что, с целью снижени  аппаратурных затрат, в него введен элемент ИЛИ, К-й вход которого соединен с выходом признаке выбора участка пам ти К-го блока анализа свободных участков внешней пам ти, а выход соединен с входами признака продолжени  поиска блоков анализа свободных участков внешней пам ти, выходы начальных адресов свободных участков всех блоков анализа свободных участков внешней пам ти соединены между собой и с информационным входом первого регистра, а выходы номера внешнего носител  всех блоков анализа свободных участков внешней пам ти соединены между собой и с информационным входом второго регистра , выход признака исполнени  преобразовател  кода соединен с входами выбора оптимального участка блоков анализа свободных участков внешней пам ти, выходы признака приоритета блоков анализа свободного участка внешней пам ти с первого по (М-1)-й соединены с входами признака приоритета блоков анализа свободного участ- .ка со второго по М-й соответственно, вход признака приоритета первого блока анализа свободных участков внешней пам ти соединен с логической единицей .device memory, the information input of each K-th block of analysis of free sections of external memory is the input of the external media device number, the information input of the code converter is the input of setting the code of the required size of the device memory section, the output of the first register is the output of the initial the address of the selected section of the device’s memory, and the output of the second register is the output of the number of the selected external storage medium of the device, characterized in that, in order to reduce hardware costs, it is entered into it nt OR, whose K-th input is connected to the output of a sign indicating the selection of a memory section of the K-th block of analysis of free sections of external memory, and the output is connected to the inputs of a sign to continue searching for blocks of analysis of free sections of external memory, the outputs of the initial addresses of free sections of all blocks analysis of free sections of external memory are interconnected and with the information input of the first register, and outputs of the number of external media of all blocks of analysis of free sections of external memory are connected with each other and with information input v The first register, the output of the sign of execution of the code converter is connected to the inputs for selecting the optimal section of blocks for analyzing free sections of external memory; the second to the Mth section, respectively, the input of the priority sign of the first block of analysis of free external memory sections is connected to the logical unit. 2. Устройство по п.отличающеес  тем, что блок анализа свободных участков внешней пам ти содержит N счетчиков, N элементов задержки , N триггеров, первый и второй элементы ИЛИ, первую и вторую группы из N элементов И,N регистров и дополнительный регистр, причем управл ющий вход блока соединен со счетными входами всех счетчиков, выход .переполнени  i-ro счетчика соединен с i-м входом первого элемента ИЛИ, выход2. The device according to p. Is distinguished by the fact that the block of analysis of free parts of external memory contains N counters, N delay elements, N triggers, the first and second elements OR, the first and second groups of N elements AND, N registers and an additional register, and the control input of the block is connected to the counting inputs of all counters, the overflow output of the i-ro counter is connected to the i-th input of the first element OR, the output которого  вл етс  выходом признака выбора участкапам ти блока,входпёре- полнени  1-го счетчика соединено входом 1-го элемента задержки, выход которго с входом установки в 1 1-го Триггера, пр мой выход которого соединен с вторым входом 1-го элемента И второй группы, выход которого соединен с разрешающим входом i-ro регистра и с i-ым входом второго элемента.И, выход которого  вл етс  |аэ решающим входом дополнительного р егистра , вход признака продолжени  цоиска блока соединен с входом установки в О триггеров, инверсный выход 1-го триггера соединен с вторым уходом 1-го элемента И первой группы выходы элементов И с первого по )-ft первой группы соединены с цервыми входами элементов И с второго по N-й соответственно первой иwhich is the output of the selection feature of the block, the input of the 1st counter is connected by the input of the 1st delay element, the output of which is connected to the input of the 1st Trigger, the direct output of which is connected to the second input of the 1st element AND the second group, the output of which is connected to the permitting input of the i-ro register and the i-th input of the second element. And the output of which is | a decisive input of the additional registrar, the input of the continuation indication of the block is connected to the installation input of the O flip-flops 1st Soy Trigger Output Inonii with the second care-of element 1 and the first group of elements and outputs the first through) -ft first group are connected to the inputs of the AND dyer's weed with a second N-th of the first and 33 00 второй группы, первые входы первых элементов И первой и второй групп, соединены между собой и  вл ютс  входом признака приоритета блока, выход NTO элемента И первой rpynifti  вл етс  выходом признака приоритета блока , вход выбора оптимального участка блока соединен с третьими входами элементов И второй группы, перва  информационна  группа входов блока соединена с информационными входами счетчиков, втора  информационна  группа входов бпока соединена с информационными входами регистров с первого по N-й, выходы которых соединены между собой и  вл ютс  выходом начального адреса свободного участка, информационный вход блока соединен с информационным входом дополнительного регистра, выход которого  вл етс  выходом номера внешнего носител  блокаThe second group, the first inputs of the first elements of the first and second groups are interconnected and are the input of the block priority feature, the output of the NTO element AND the first rpynifti is the output of the block priority sign, the input for selecting the optimal block section is connected to the third inputs of the second group elements , the first information group of inputs of the block is connected to the information inputs of the counters, the second information group of inputs bpock is connected to the information inputs of the registers from the first to the Nth, the outputs of which are interconnected and are the output of the start address of the free area, the information input of the block is connected to the information input of the additional register, the output of which is the output of the external carrier number /4/four 16sixteen Фиг.22 ПP №No 1818 11eleven Ј5лгЈ5lg