SU1171779A1 - Device for determining extreme number from n numbers - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЭКСТРЕМАЛЬНОГО ИЗ П ЧИСЕЛ, содержащее регистры, дешифраторы, регистр результата, группы элементов И, ИЛИ блок анализа, включающий П элементов ИЛИ и m поразр дных узлов анализа , где т- число.разр дов анализируемых чисел, каждый к-й поразр дный узел анализа, где k 1,2, ...,(п)-1), содержит и элементов И, Ц элементов НЕ и многовходовый элемент И, im -и поразр дный узел анализа включает п элементов И и (П-1) элементов НЕ, причем поразр дном узле анализа,i -и вход поразр дного узла анализа, где 1,2,...,п, подключен к -му информационному входу i -го элемента И и через 1 -ый элемент НЕ - к (+1)-ым информационным входам элементов И с (i + 1)-ro поп -Ь1й и к 1-ому входу многовходового элемента И, выход которого подключен к управл ющим входам элементов И (Х+1)-го поразр дного узла анализа , в первом поразр дном узле ана лиза управл ющие входы элементов И подключены к выходу первого элемента НЕ, каждый О-и вход №-го поразр дного узла анализа, где р - 1,2, ,(ц-1), соединен с первым информацион1 ым входом р -го элемента И и через р-и элемент НЕ соединен с (р+1)-ым информационным входом элементов И с (р + 1)-го пор -ый, rti-й вход поразр дного узла анализа подключен к A DEVICE FOR DETERMINING AN EXTREME FROM A P NUMBER, containing registers, decoders, a result register, a group of elements AND, OR an analysis unit comprising P elements OR and m bit analysis nodes, where t is the number of digits of the analyzed numbers, each The single analysis node, where k 1,2, ..., (p) -1), contains both elements AND, C elements NOT and a multi-input element And, im -and a bitwise analysis node includes n elements And and (P-1 ) elements are NOT, with the same bit of the analysis node, the i th input of the bit analysis node, where 1,2, ..., p, is connected to the th information the first input of the i-th element AND through the 1st element NOT to the (+1) information inputs of the AND elements from (i + 1) -ro pop-1 and to the 1st input of the multi-input AND element whose output is connected To the control inputs of the elements of the (X + 1) -th bit analysis node, in the first bit-by-bit analysis node, the control inputs of the AND elements are connected to the output of the first element NO, each O and input of the No.-th bit analysis node, where p - 1,2,, (c-1), is connected to the first informational input of the p-th element AND and through the p-element is NOT connected to the (p + 1) -th information input ele ENTOV And with (p + 1) th th pore, rti-th input bit-wise analysis unit is connected to

Description

носом и (г-о блоков переноса, .каж дый блок переноса содержит (5-1) элементов И, где 5 - число выходов дешифратора, (5-1) элементов НЕ и 6 элементов ИЛИ, причем выход элемента ИЛИ, где /3 1,2,..., (5-1), соединен через/3-и элемент НЕ с В-ым управл ющим входом элементов И с /3-го по (5-1)-ый, выход i-ro элемента ИЛИ, где { 2,3,,..,5 соединен с информационным входом (-f-1) элемента И,, каждыйблок управлени  переносом содержит элемент ИЛИ-НЕ, Ti элементов ИЛИ и 5 групп элементов И по Г) элементов в каждой причем выходы i -ых элементов И всех групп подключены к информационным входам i-ro элемента ИЛИ, (п+1)входы всех элементов ИЛИ соединены с выходом элемента ИЛИ-НЕ,i -и выход г-го дешифратора i -ой группы, где i 1,2,...,5 соединен с 1 -ым входомt-го элемента ИЛИ (р-1)-го блока переноса и информационными входами -ых элементов И всех групп (г-1)-го блока управлени  переносом.with the nose and (r-o of transfer blocks,. each transfer block contains (5-1) elements AND, where 5 is the number of outputs of the decoder, (5-1) elements NOT and 6 elements OR, and the output of the element OR, where / 3 1,2, ..., (5-1), is connected via / 3rd element NOT to the Vth control input of the AND elements / from the 3rd to (5-1) -th, output of the i-ro element OR, where {2,3 ,, .., 5 is connected to the information input (-f-1) of the AND element, each transfer control unit contains an OR-NOT element, Ti OR elements and 5 groups of AND elements and T) elements in each moreover, the outputs of the i-th elements And all groups are connected to the information input The i-ro of the element OR, (n + 1) the inputs of all the elements OR are connected to the output of the element OR-NOT, the i and the output of the n-th decoder of the i -th group, where i 1,2, ..., 5 is connected to 1 the th input of the t-th element OR (p-1) -th transfer block and information inputs of the th elements AND of all groups of the (d-1) -th transfer control block.

управл ющие входы элементов И 1 -ой группы -го блока управлени  переносом , где 1,2, . . ., (г-1), соединены с выходами (i-1)-ro элемента И 2-го блока переноса, управл ющие входы элементов И первой группы -го блока управлени  переносом подключены к выходу первого элемента ИЛИ 2-го блока переноса, выходы -го дешифратора -ой группы соединены с информационными входами i -го элемента И переноса -ой группы и с информационными входами i -ых элементов И всех групп ()-ro блока управлени  переносом, управл ющий вход i -го элемента И переноса Z-ой группы подключен к выходу i -го элемента ИЛИ2 -го блока управлени  переносом , выход 1 -го элемента И переноса V-ой группы, где V 2,3,..., (Р-1), подключен к информационным входам 1 -ых элементов И всех групп (V-l)-ro блока переноса, выход i -го элемента И переноса первой группы подключен к i -му входу поразр дного узла анализа блока анализа.the control inputs of the elements of the 1 st group of the transfer control unit, where 1.2,. . ., (d-1), are connected to the outputs (i-1) -ro of the element AND the 2nd transfer unit, the control inputs of the elements AND of the first group of the -th transfer control unit are connected to the output of the first element OR of the 2nd transfer unit, outputs of the ith group decoder are connected to the information inputs of the ith element AND of the transfer of the ith group and with the information inputs of the ith elements And of all groups () -ro of the transfer control unit, the control input of the ith element and transfer of Z- th group is connected to the output of the i -th element OR2 of the th transfer control block, the output of the 1st element AND Sa of the Vth group, where V 2,3, ..., (P-1), is connected to the information inputs of the 1st elements AND of all the groups (Vl) -ro of the transfer unit, the output of the i -th element AND of the transfer of the first group connected to the i-th input of the unit node analysis block analysis.

1one

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при реализации технических средств цифровых систем контрол , систем обработки данных и автоматизированных систем управлени .The invention relates to automation and computing and can be used in the implementation of technical means of digital control systems, data processing systems and automated control systems.

Цель изобретени  - уменьшение аппаратных затрат с увеличением разр дности анализируемых чисел.The purpose of the invention is to reduce hardware costs with an increase in the size of the analyzed numbers.

На фиг. 1 показана структурна  схема предлагаемого устройства; на фиг. 2 - то же, блока управлени  переносом; на фиг. 3 - то же, блока анализа; на фиг. 4 - то же, блока переноса.FIG. 1 shows a block diagram of the proposed device; in fig. 2 - the same, the transfer control unit; in fig. 3 - the same, block analysis; in fig. 4 - the same transfer unit.

Устройство (фиг.1) содержит регистры 1ц,,... ,1,р, группы дешифраторов 2,, ,. . . ,2 ,. . ., 2, блоки 3 ),..., Эр, управлени  переносом, группы элементов И 4, ,...,4г,+ , , блок 5 анлиза , блоки 6,,..., бз,., переноса, группы элементов И 7 , . .., 7 , группу элементов ИЛИ 8, регистр 9 результата , входы 11)(,..., 10 устройства , йходы 11,,...,11„ регистров 1, выходы 12;|, ,.. ., 12 П.2 дешифраторовThe device (figure 1) contains registers 1C ,, ..., 1, p, a group of decoders 2 ,,,. . . , 2,. . ., 2, blocks 3), ..., Er, transfer control, groups of elements And 4, ..., 4g, +,, block 5 anliz, blocks 6 ,, ..., bz,., Transfer, groups of elements And 7,. .., 7, group of elements OR 8, result register 9, inputs 11) (, ..., 10 devices, inputs 11 ,, ..., 11 registers 1, outputs 12; |,, ..., 12 A.2 decoders

2, выходы 13, . ..,13р., блоков 6 переноса, выходы 14, , ..., 14и., ,- 14г+1 блоков 3 управлени , выходы 15,,, ,. ..,15,. 1,15,,„ групп элементов И 4, выходы I6f,...,16f, блока 52, outputs 13,. .., 13r., Transfer units 6, outputs 14,, ..., 14i., - 14g + 1 control units 3, outputs 15 ,,,,. ..,15,. 1,15 ,, „groups of elements I 4, outputs I6f, ..., 16f, block 5

анализа, выход 17 устройства.analysis, output 17 devices.

Блок управлени  3 переносом (фиг. 2) содержит группу элементов ИЛИ 18,,...,18ц, группы 19 элементов И 20 и элемент ШШ-НЕ 21. .The control unit 3 by transfer (Fig. 2) contains a group of elements OR 18 ,, ..., 18 c, a group of 19 elements AND 20 and an element W-NOT 21..

Блок 5 анализа (фиг. 3) содержит m поразр дных узлов 22 анализа, состо щих из элементов НЕ 23, элементов И 24, многовходового элемента И 25 и элементов ИЛИ 26.The analysis block 5 (Fig. 3) contains m random analysis nodes 22 consisting of the elements NOT 23, the elements AND 24, the multi-input element AND 25 and the elements OR 26.

Блок 6 переноса (фиг. 4) содержит группу элементов ИЛИ 27, ,...,275 группу элементов И 28 j, . . . ,285-1 и группу элементов НЕ 29, ,... ,295-1 3 Определение экстремального из чи сел производитс  на основе анализа распределительных кодов с выходов дешифраторов, на входы которых подаютс  двоичные коды исходных чисел Пусть , а разр дпость исхо дных чисел . При а, 1100, а2 1111, а 1010 а, 1011 выходные сигналы дешифрато ров при преобразовании этих чисел представлены в табл.1, из которой видно, что при проведении анализа одноименных выходов дешифраторов, начина  с младших по номеру, перва  1 находитс  в 10-м столбце выходов, т.е. наименьшее число находитс  в третьем регистре. Кроме того, дл  определени  наименьшего числа необходимо 16 поразр дных узлов анализа. Если разделить разр ды регистров на группы, то можно сократить объем оборудовани . Разделим разр ды исходных чисел на две группы. Дл  данного случа  в табл. 2 приведены сигналы дешифраторов. Из табл. 2 видно, что во второй группе выходов дешифраторов единицы наход тс  в третьем столбце. Поэтому наименьшее число определ етс  анализом выходных сигналов пер вой группы дешифраторов, причем анализировать необходимо одноименны выходы дешифраторов только третьего и четвертого регистров. Перва  единица при этом находитс  в третьем столбце второй части табл. 2. Таким образом, наименьшее число находитс  в третьем регистре. При этом общее число выходов дешифраторов равно 8, а дл  определени  наименьш го числа потребуетс  четыре поразр дных узла дл  анализа одноименных выходов дешифраторов группы младших разр дов исходных чисел. Предьщущие группы разр дов регистров используютс  дл  определени  те чисел, у которых 1 имеютс  в выбранной группе одноименных выходов дешифраторов. Так, (табл. 2) в первой группе выходов дешифраторов значени  1 в третьем столбце указывают па равенство кодов в третьем и tjeTBepTOM регистрах в этой группе и поэтому окончательное решение о местонахо:кдепии наименьшего числа принимаетс  после анализа одноимен794 ных выходов дешифраторов только дл  третьего и четвертого регистров. Затраты оборудовани  завис т от выбора количества групп и числа р зр дов регистров в группе. Причем наименьший объем оборудовани  достигаетс  при равном числе разр дов в группах. Показать это можно следующим образом. Пусть у - число выходов дешифраторов . Тогда дл  12-разр дного числа необходимо найти минимальное зд1ачеиие у 2 , где .21 X 12, причем xj 2. Установить численные значени  дл  каждого показател  степени х возможно перебором их величин. Но значение у минимально и при ътнимальных значени х каждого из слагаемых , которое могут быть достигнуты лишь при равных показател х х, . Например, если х - з то у 32. Если Х2 3, X 2, х - 4, то у 36. Известен принцип разделени  регистра на группы разр дов при представлении чисел в ЭВМ с плавающей зап той, когда перва  группа разр дов отводитс  дл  представлени  пор дка, а втора  группа разр дов дл  представлени  нормализованной мантиссы числа. При сравнении двух чисел, заключающемс  в определении.экстремального из них, операци  сводитс  к выполнению операции вычитани  чисел с последующим анализом результата. Результат операции сравнени  формируетс  на основе анализа пор дков и мантисс чисел. При равных пор дках во внимание принимаетс  результат сравнени  мантисс. В ЭВМ выполнение операции вычитани  производитс  с использованием двух сумматоров. В предлагаемом устройстве раз- деление регистров на группы разр дов преследует цель сокращени  оборудовани  при определении экстремального числа с использованием дешифраторов групп разр дов и комбинационных схем дл  последовательного анализа одноименных выходов дешифратора последующих групп. В соответствии с этим (фиг. 1) вы- ходы дешифраторов одноименных групп разр дов 2,2 ,2др, .. .,2.,. .2 „,f, анализируютс  в блоке 6р.,- переноса . Каждый блок 6,...,6р,,- переноса обеспечивает определение группы одноименных разр дов распределительных кодов в соответствии с табл. 2, в которых имеютс  значени  1. . Блок переноса (фиг.2) выполнен по приоритетной схеме, управл емой выходными сигналами элементов ИЛИ 27 и НЕ 29. На выходах 13 блока переноса формируетс  распределительный код, содержащий либо все О, либо на одном из его выходов . Этими сигналами в блоке 3 управлени  определ ютс  1 в выделенной группе одноименных разр дов в блоке 6 переноса из сигналов дешифраторов. Выходные сигналы 14 блока 3 управлени  переносом управл ют .передачей на анализ в очередной блок переноса сигналов дешифраторов , выделенных дл  анализа регистров . Если распределительный код выходных сигналов блока 6 переноса содержит все О, то все выходные сигналы блока 3 управлени  равны 1 за счет элемента ИЛИ-НЕ 21. При этом в очередной блок 6 переноса передаютс  на анализ выходные сигналы одноименных дешифраторов 2 всех регистров 1. В конечном итоге в блоке 5 анализа (фиг. 3) в соответствующем поразр дном узле 22 анализа, выполненном также по приоритетной схеме- определ етс  элементами НЕ 23 и 25, И 24- и ИЛИ 26 номер регистра 1, где находитс  экстремальное число. Элементы И 7 и ИЛИ 8 обеспечивают передачу этого числа в регистр 9 ре .зультата.The transfer unit 6 (FIG. 4) contains a group of elements OR 27,, ..., 275 a group of elements AND 28 j,. . . , 285-1 and a group of elements HE 29,, ..., 295-1 3 The determination of the extreme of the numbers is made on the basis of the analysis of the distribution codes from the outputs of the decoders, the inputs of which are supplied with the binary codes of the original numbers. Let, and the size of the source numbers . At a, 1100, a2 1111, and 1010 a, 1011, the output signals of the decoders when converting these numbers are presented in Table 1, which shows that when analyzing the like outputs of decoders, starting with the lowest ones, the first 1 is in 10 th output column, i.e. the smallest number is in the third register. In addition, 16 smaller analysis nodes are required to determine the smallest number. If we divide the bits of the registers into groups, we can reduce the amount of equipment. We divide the bits of the original numbers into two groups. For this case in the table. 2 shows the signals decoders. From tab. 2, it can be seen that in the second group of decoder outputs, the units are in the third column. Therefore, the smallest number is determined by analyzing the output signals of the first group of decoders, and it is necessary to analyze the names of the decoders of the third and fourth registers only. The first unit is in the third column of the second part of the table. 2. Thus, the smallest number is in the third register. In this case, the total number of outputs of the decoders is 8, and to determine the smallest number four digits will be required to analyze the like outputs of the decoders of the group of lower-order bits of the original numbers. The previous groups of register bits are used to determine those numbers that have 1 in the selected group of like-decoder outputs. Thus, (Table 2) in the first group of decoder outputs, the values of 1 in the third column indicate the equality of codes in the third and tjeTBepTOM registers in this group and therefore the final decision on location: the smallest number of decisions are taken after analyzing the decoder outputs of the same name only for the third and fourth registers. Equipment costs depend on the choice of the number of groups and the number of categories of registers in the group. Moreover, the smallest amount of equipment is achieved with an equal number of bits in groups. This can be shown as follows. Let y be the number of outputs of the decoders. Then, for a 12-bit number, it is necessary to find a minimum height of 2, where .21 is X 12, and xj is 2. You can set the numerical values for each exponent x by sorting their values. But the value of y is minimal even at the minimum values of each of the terms, which can be achieved only with equal indicators x,. For example, if x is z then 32. If X2 3, X 2, x is 4, then y is 36. The principle of dividing the register into groups of bits when representing numbers in a computer with a floating point is known, when the first group of bits is allocated for the order of the order and the second group of bits to represent the normalized mantissa of the number. When comparing two numbers, which consists in determining the extreme of them, the operation reduces to performing the operation of subtracting the numbers with the subsequent analysis of the result. The result of the comparison operation is based on an analysis of the order and mantissa numbers. In equal order, the result of mantissa comparison is taken into account. In a computer, a subtraction operation is performed using two adders. In the proposed device, the division of registers into groups of bits is aimed at reducing equipment when determining the extreme number using bit group decoders and combinational circuits for sequential analysis of similar outputs of the subsequent groups decoder. In accordance with this (Fig. 1), the outputs of the decoders of the same name groups of bits 2,2, 2dr ..., 2.,. .2 ", f, are analyzed in block 6p., - transfer. Each block 6, ..., 6p ,, - of the transfer provides the definition of a group of like bits of distribution codes in accordance with the table. 2, in which there are 1.. The transfer unit (FIG. 2) is made according to a priority scheme controlled by the output signals of the elements OR 27 and NOT 29. At the outputs 13 of the transfer unit, a distribution code is generated containing either all O or one of its outputs. In the control unit 3, these signals are determined by 1 in the selected group of like bits in the transfer unit 6 from the decoder signals. The output signals 14 of the transfer control unit 3 control the transfer for analysis to the next transfer unit of the decoder signals allocated for the analysis of the registers. If the distribution code of the output signals of transfer unit 6 contains all O, then all output signals of control unit 3 are 1 due to the OR element NOT 21. At the same time, output signals of the same decoder 2 of all registers 1 are transmitted to the next transfer unit 6. As a result, in block 5 of the analysis (Fig. 3), the NOT 23 and 25, AND 24- and OR 26 register number 1, where the extreme number is, is determined by the corresponding bit-by-bit analysis node 22, also performed according to the priority scheme. The elements AND 7 and OR 8 provide the transfer of this number to the register 9 of the result.

Устройство работает следующим образом.The device works as follows.

Дл  определени  наибольшего числ массив исходных чисел принимаетс  во входные регистры и в обратных кодах. Рассмотрим работу устройства при следующих услови х. Пусть каждый регистр 1 разделен на группы по два разр да в каждой. Предположим , что обратный код массива числа имеет следующий вид: а, 11...0 З.Л h- ll e«lljTo determine the largest number, the array of source numbers is taken into input registers and in reverse codes. Consider the operation of the device under the following conditions. Let each register 1 be divided into groups of two digits in each. Suppose that the inverse code of an array of a number has the following form: a, 11 ... 0 Z.L h- ll e «llj

а,, 10...10, а . 10,..11, где все разр ды промежуточных чисел и разр ды в промежуточных группах ука занных чисел содержат единицы. Сгруппируем эти разр ды так, чтобы привести их в соответствие, с табл.2a ,, 10 ... 10, a. 10, .. 11, where all bits of the intermediate numbers and bits in the intermediate groups of the indicated numbers contain units. Group these bits so as to bring them into line with Table 2

Тогда под третьим номером регистра подразумеваетс  регистр l,., , под четвертым - регистр 1, под второй группой дешифраторов - г-а  группа всех регистров 1, при этом число входов дешифратора S 2 4.Then the third register number implies the register l,., The fourth register 1, the second group of decoders the r-a group of all registers 1, and the number of inputs of the decoder S 2 4.

Выходные сигналы депш(раторов. 22f,. . .2.., j2n.г- поступают в блок 6j,. переноса. В соответствии с табл. 2 по выходным сигналам дешифраторов г-ой (второй) группы(фиг.4) единичные сигналы будут на входах элементов ИЛИ 27) , 279-1 (Э), а нулевые - на выходах элементов ИЛИ 27j| и . Единичные сигналы с выходов элементов НЕ 29, 292 ,29д. открывают по управл ющим входам элементы И 28 )|, 282, ...,285.2 28д.. - как единичным сигналом с выхода элемента ИЛИ 27. через элемент НЕ 2 закрываетс  элемент И 285.,, что на выходе 6 переноса формируетс  код 0,1.00,0. Это означает,The output signals of deps (ratorov. 22f, ... .2., J2n.r) are received in block 6j,. Of transfer. In accordance with Table 2, the output signals of the decoders of the dth (second) group (Fig. 4) are single the signals will be at the inputs of the elements OR 27), 279-1 (E), and zero - at the outputs of the elements OR 27j | and Single signals from the outputs of the elements HE 29, 292, 29d. and 28) |, 282, ..., 285.2 28d .. open as control inputs as a single signal from the output of the element OR 27. And the element 282 AND through 285., that the output 0 of the transfer forms the code 0 , 1.00.0. It means,

что необходимо проводить дальнейший анализ только тех чисел, информаци  о местонахождении которых находитс  в выходных сигналах (3-1)-ой группы выходов г-ых дешифраторов,2.that it is necessary to carry out a further analysis of only those numbers whose location information is in the output signals of the (3-1) -th group of outputs of the th-th decoders, 2.

Определение номеров регистров, где наход тс  эти числа, производитс  в блоке управлени . Так как в последнем единичный сигнал присутствует только на входе 13 (фиг.2) элементы И 20 группы 195-1 открыты. Так как (табл. 2) единичные сигналы в (8-1)-ой группе имеютс  только на (п-1)-ом и п-ом выходах, то они через элементы И 20 ц., , 20,, группы 195-1 поступают через элементы ИЖ IBn-ijIS соответственно на выходы 14п.1,14 блока управлени . По этим сигналам в блок 6|,./ переноса (фиг. 1) на анализ поступают только выходные сигналы дешифраторов 2., и 2,,.ц 2, ) т.е. анализируютс  коды чисел, сход щиес  в п-ом и (п-1)-ом входных регистрах 1. Так как по условию в промежуточньпс группах разр дов содержатс  все единицы, то работа блоков 6р,| ,...,б переноса и блоков Зр, ,...,3 управлени  переносом аналогична работе блоков 6,. м 3f.. . Отличие состоит лишь в том, что в них анализируютс  (табл. 2) S-e группы вькодов дешифраторов кодов чисел из регистров Ip и „., . Б конечном итоге на выходе блока 3The determination of the numbers of registers where these numbers are located is performed in the control unit. Since in the latter a single signal is present only at input 13 (FIG. 2), elements AND 20 of the group 195-1 are open. Since (Table 2) single signals in (8-1) -th group are available only on (n-1) -th and n-th outputs, they are through the elements And 20 c.,, 20, groups 195- 1 is fed through the elements ILI IBn-ijIS, respectively, to the outputs 14p.1, 14 of the control unit. These signals in block 6 |,. / Transfer (Fig. 1) for the analysis receives only the output signals of the decoders 2., and 2 ,,., C 2,) ie codes of numbers that are convergent in the n-th and (n-1) -th input registers 1 are analyzed. Since, by the condition, all units in the intermediate groups of bits contain all units, the operation of blocks 6p, | , ..., b of transfer and blocks Зр,, ..., 3 transfer control is similar to the operation of blocks 6 ,. m 3f .. The only difference is that they analyze (Table 2) the S-e groups of codes for the decoder of the codes of numbers from the registers Ip and „.,. Ultimately output from block 3

Будут в единичные сигналы на выходах 14( и lAj,., , а в блок 5 анализа поступ т выходные сигналы дешифраторов 2, и 2.,| (табл. 2). Так как в первой группе дешифраторов 2 перва  единица находитс  в группе выходов 15 (fj, , то в блоке 5 анализа (фиг. 3) единичный сигнал формируетс  на выходе элемента И 24., (m-l)-ro поразр дного узла анализа , так как он открыт единичными сигналами переноса элемента И 25.2 и элементов НЕ 23., ,.,.,23., . Единичный сигнал с выхода элемента И 23j.| . через элемент РШИ 26t).j поступает на выход блока 5 анализа. По этому сигналу открываетс  группа элементов И 7f,i , содерО ОThere will be single signals at the outputs 14 (and lAj,.,, And the analysis block 5 receives the output signals of the decoders 2, and 2., | (Table 2). Since in the first group of decoders 2, the first unit is in the output group 15 (fj,, then in block 5 of the analysis (Fig. 3) a single signal is generated at the output of the AND 24 element., (Ml) -ro of the bit analysis node, since it is opened with single transfer signals of the AND 25.2 element and the HE 23 elements. ,,.,., 23.,. A single signal from the output of the element AND 23j. |. Through the element RSHI 26t) .j arrives at the output of the analysis block 5. At this signal a group of elements is opened ntov and 7f, i, Sauder About

о о 1 1about o 1 1

О О 0. ОAbout About 0. About

о оoh oh

жимое регистра 1 j,., через эти элементы и далее через группу элементов t-ШИ 8 передаетс  в регистр 9 результата. Таким образом, в регистре 9 результата находитс  наибольшее число в обратном коде. Например, из массива чисел aj 3, а О, а 5, 4 (табл. 2) выбрано наибольшее число а 5, двоичныйthe register register 1 j, through these elements and further through the group of elements t-SHI 8 is transferred to the result register 9. Thus, in the result register 9, the largest number is in the reverse code. For example, from the array of numbers aj 3, and O, a 5, 4 (Table 2), the largest number a 5, binary

обратный код которого имеет вид 1010.the reverse code of which is 1010.

Дл  выбора наименьшего числа массив исходных чисел принимаетс  во входные регистры 2 в пр мом коде.To select the smallest number, an array of source numbers is taken to input registers 2 in the forward code.

При этом устройство работает аналогично рассмотренному, но в регистре 9 результата будет наименьшее число в пр мом коде.In this case, the device operates similarly to that considered, but in register 9 of the result there will be the smallest number in the forward code.

Таблица 1Table 1

Таблица 2table 2

о 1about 1

о о 1 оabout about 1 about

о о о оoh oh oh

1one

о о оLtd

о 1about 1

i.|b-j:i. | b-j:

г1r1

II

Ji.fJi.f

К2 .K2.

Фи&. /5r-/./Fi &. /5r-/./

Claims (1)

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЭКСТРЕМАЛЬНОГО ИЗ И ЧИСЕЛ, содержащее регистры, дешифраторы, регистр результата, группы элементов И, ИЛИ блок анализа, включающий η элементов ИЛИ и m поразрядных узлов анализа, где m - число.разрядов анализируемых чисел, каждый к-й поразрядный узел анализа, где к = 1,2, . ..,(«)-1), содержит η элементов И, И элементов НЕ и многовходовый элемент И, m -й поразрядный узел анализа включает п элементов И и (Р-1) элементов НЕ, причем вк-ом поразрядном узле анализа,! -й вход поразрядного узла анализа, где 1 = 1,2,.. ,,п, подключен к) -му информационному входу ί -го элемента И и через ί -ый элемент НЕ - к (<+1)-ым информационным входам элементов И с (i+1)-ro по г)-ый и к 1-ому входу многовходового элемента И, выход которого подключен к управляющим входам элементов И (к+1)-го поразрядного узла анализа, в первом поразрядном узле ана лиза управляющие входы элементов И подключены к выходу первого элемента НЕ, каждый р-й вход 171-го поразрядного узла анализа, где р = 1,2, • . .,(ft-1), соединен с первым информационным входом р-го элемента И и через р-й элемент НЕ соединен с (р+1)-ым информационным входом элементов И с (р + 1)-го пор -ый, щ-й вход поразрядного узла анализа подключен к (п)+1)-му информационному входу поразрядного П -го элемента И, выход ΐ -го элемента И i'-ro поразрядного узла анализа подключен к 1< -му входу 1 -го разрядного элемента ИЛИ, выход 1 -го элемента И m-го поразрядного узла анализа подключен кт -му входу ϊ -го элемента ИЛИ, выход которого является 1-ым выходом блока анализа и соединен с управляющими входами элементов И ί-ой группы, информационные входы которых соединены с соответствующими выходами л-го регистра, входы которого соединены с входами ,-го числа устройства, выходы элементов И t-ой группы подключены к входам соответствующих элементов ИЛИ группы, выходы которых соединены с входами регистра результата, выходы которого являются выходами у устройства, первая группа выходов каждого ί -го регистра соединена с входами 1 -го дешифратора, отличающееся тем, что, с целью уменьшения аппаратных затрат с увеличением разрядности анализируемых чисел, устройство дополнительно содержит П-групп дешифраторов по (г-1) дешифратору в каждой, где Г - число групп анализируемых разрядов, (г-1.) групп элементов И переноса по h элементов И переноса в каждой, (г-1) блоков управления перешша носом и (г-1) блоков переноса, каж дый блок переноса содержит (6-1) элементов И, где 5 - число выходов дешифратора, (5-1) элементов НЕ и 6 элементов ИЛИ, причем выход р-го элемента ИЛИ, где β = 1,2,..., (5-1), соединен черезβ -й элемент НЕ с β-ым управляющим входом элементов И с β-го по (6—1)—ый, выход ί-го элемента ИЛИ, где f = 2,3,...,5 соединен с информационным входом (-f~1) элемента И,, каждый'блок управления переносом содержит элемент ИЛИ-HE, р элементов ИЛИ и 5 групп элементов И по 0 элементов в каждой причем выходы 1 -ых элементов И всех групп подключены к информационным входам ΐ-го элемента ИЛИ, (п+1)-е входы всех элементов ИЛИ соединены с выходом элемента ИЛИ-HE,i -й выход г-го дешифратора 1 -ой группы, где £ = 1,2,...,5, соединен с 1 -ым входомi-го элемента ИЛИ (г-1)-го блока переноса и информационными входами i -ых элементов И всех групп (г-1)-го блока управления переносом, управляющие входы элементов И 4-ой группы 2 -го блока управления переносом, где 7 = 1,2, . . ., (г-1), соединены с выходами (4-1)-го элемента И Z-го блока переноса, управляющие входы элементов И первой группы 7-го блока управления переносом подключены к выходу первого элемента ИЛИ Z-го блока переноса, выходы7-го дешифратора ft -ой группы соединены с информационными входами 1 -го элемента И переноса 7-ой группы и с информационными входами ι -ых элементов И всех групп (£-1)-го блока управления переносом, управляющий вход 1 -го элемента И переноса Z-ой группы подключен к выходу ί -го элемента ИЛИ2 -го блока управления переносом, выход < -го элемента И переноса V-ой группы, где V = 2,3,..., (Г-1), подключен к информационным входам ι -ых элементов И всех групп (У-1)-го блока переноса, выход 1 -го элемента И переноса первой группы подключен к 1 -му входу поразрядного узла анализа блока анализа.DEVICE FOR DETERMINING EXTREME FROM AND AND NUMBERS, containing registers, decoders, result register, groups of AND, OR elements of analysis, including η OR elements and m bitwise analysis nodes, where m is the number of digits of analyzed numbers, each kth bit analysis node where k = 1,2,. .., (") - 1), contains η elements AND, AND elements NOT, and a multi-input element AND, the m-th bit-wise analysis node includes n elements AND and (P-1) elements NOT, with the v-th bit-wise analysis node, ! the input of the bitwise analysis node, where 1 = 1,2, .. ,, n, is connected to the) information input of the ίth element AND and through the ίth element NOT to the (<+1) th information inputs elements And from (i + 1) -ro through d) and to the 1st input of the multi-input element And, the output of which is connected to the control inputs of the elements And (to + 1) of the bitwise analysis node, in the first bitwise analysis node the control inputs of the AND elements are connected to the output of the first element NOT, each p-th input of the 171st bit analysis node, where p = 1,2, •. ., (ft-1), is connected to the first information input of the rth AND element and through the rth element is NOT connected to the (p + 1) -th information input of the And elements with the (p + 1) th pore, the n-th input of the bit-wise analysis node is connected to the (n) +1) -th information input of the bit-wise Pth element And, the output of the ΐ-th element And i'-ro of the bit-wise analysis node is connected to the 1 <-th input of the 1st bit OR element, the output of the 1st element AND of the mth bit analysis node is connected to the kth input of the ϊth OR element, the output of which is the first output of the analysis unit and connected to the control inputs of the copings AND of the ί-th group, the information inputs of which are connected to the corresponding outputs of the l-th register, the inputs of which are connected to the inputs of the device number, the outputs of the elements of the And t-th group are connected to the inputs of the corresponding elements of the OR group, the outputs of which are connected to the inputs the result register, the outputs of which are the outputs of the device, the first group of outputs of each ί-th register is connected to the inputs of the 1st decoder, characterized in that, in order to reduce hardware costs with increasing bit depth of the analyzed numbers, the device additionally contains P-groups of decoders according to (g-1) a decoder in each, where G is the number of groups of analyzed digits, (g-1.) groups of elements AND transfer of h elements and transfer in each, (g-1) control having crossed the nose and (g-1) transfer blocks, each transfer block contains (6-1) AND elements, where 5 is the number of outputs of the decoder, (5-1) NOT elements and 6 OR elements, and the output of the rth OR element , where β = 1,2, ..., (5-1), is connected via the βth element NOT to the βth control input of the elements AND from the βth to (6–1) —th, the output of the ίth element OR, where f = 2,3, ..., 5 is connected to with the information input (-f ~ 1) of the AND element, each transfer control block contains an OR-HE element, p OR elements and 5 groups of elements AND 0 elements each, and the outputs of the 1st elements AND of all groups are connected to the information inputs ΐ -th OR element, (n + 1) -th inputs of all OR elements are connected to the output of the OR-HE element, the i-th output of the 1st decoder of the 1st group, where £ = 1,2, ..., 5, connected to the 1st input of the i-th element OR (g-1) -th transfer unit and the information inputs of the i-th elements And all groups of the (g-1) -th transfer control unit, the control inputs of the elements And the 4th group of the 2nd transfer control unit, where 7 = 1,2,. . ., (g-1), connected to the outputs of the (4-1) th element AND of the Zth transfer unit, the control inputs of the elements of the first group of the 7th transfer control unit are connected to the output of the first element OR of the Zth transfer unit, the outputs of the 7th decoder of the ftth group are connected to the information inputs of the 1st element AND of the transfer of the 7th group and to the information inputs of the ιth elements And of all groups of the (£ -1) th transfer control unit, the control input of the 1st element And the transfer of the Zth group is connected to the output of the ίth element OR2nd transfer control unit, the output of the <th element And ne of the V-th group, where V = 2,3, ..., (G-1), is connected to the information inputs of the ι-th elements AND of all groups of the (U-1) -th transfer unit, the output of the 1st AND element the transfer of the first group is connected to the 1st input of the bitwise analysis node of the analysis unit.