SU1425823A1 - Импульсно-фазовый детектор - Google Patents
Импульсно-фазовый детектор Download PDFInfo
- Publication number
- SU1425823A1 SU1425823A1 SU864159532A SU4159532A SU1425823A1 SU 1425823 A1 SU1425823 A1 SU 1425823A1 SU 864159532 A SU864159532 A SU 864159532A SU 4159532 A SU4159532 A SU 4159532A SU 1425823 A1 SU1425823 A1 SU 1425823A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- flip
- flop
- detector
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в системах автоматического управлени , след щих электроприводах и системах синхронизации генератора. Изобретение повышает надежность детектировани синхронных сигналов. Устройство содержит элемент ИЛИ I, JK-триггеры 2,3 и 4, элементы И-НЕ 5 и 6. Введение двух логических элементов И-НЕ исключает образование меандра на выходе детектора в момент поступлени синхроимпульсов. Исключение меандра из выходного сигнала детектора при поступлении на его вход синхронных импульсов повышает надежность работы устройства, так как при этом исключаютс выходные сигналы, соответствующие фазовому сдвигу, 2 ил. (Л
Description
&wdt
Фиг.1
10
15
11425823
Изобретение относитс к импульсной технике и может быть использовано в системах.автоматического управлени , след щих электроприводах и в системах синхронизации генераторов.
Цель изобретени - повьшение надежности детектировани синхронных сигналов.
На фиг.1 приведена функциональна схема импульсно-фазового детектора; на фиг.2 - временные диаграммы его работы.
Импульсно-фазовый детектор содержит элемент ИЛИ 1, JK-триггеры 2-4 и элементы И-НЕ 5 и 6, при этом перва входна шина соединена с первым входом элемента ИЛИ 1 и первыми J-входами триггеров 2-4, втора входна шина соединена с вторым входом элемента ИЛИ 1 и первыми К-входами триггеров 2-4, синхронизирующие входы которых соединены с выходом элемента ИЛИ 1, пр мой выход триггера 2 соединен с вторыми J-входами триггеров 3 и 4 и первым входом элемента И-НЕ 5, второй вход которого соединен с пр мым вькодом триггера 3 и третьим J-входом триггера 4, а выход - С:первым входом элемента И-НЕ 6, второй вход которого соединен с инверсным выходом триггера 4 и вторыми К-входами триггеров 2 и 3, выход - с выходной шиной, а инверсный выход триггера 3-е третьим К-входом триггера 2.
Импульсно-фазовый детектор работает следующим образом.
20
25
30
п н к о х в 45 а н м с п в х О
35
Пусть, например, частота импульсов на первой входной шине Вх1 посто нна , а на второй входной шине Вх.2 постепенно увеличиваетс , но в начальный момент вр емени меньше частоты сигналов на первой входной шине, (фиг.2). В некоторый момент времени t фазовое рассогласование уменьшаетс до наложени импульсов на входах элемента ИЛИ 1 друг на друга во времени (t,,t,t5).
что эквивалентно синхронному следованию импульсов . Начина с момента времени t триггеры 3 и 4 начинают в противо- фазе измен ть свои состо ни , а триггер 2 все врем находитс в единичном состо нии, так как дл .того чтобы он перешел в нулевое состо ние необходимо, чтобы оба триггера 3 и 4 находились в нулевых состо ни х, а
0
5
0
5
0
это возможно лишь при рассогласованном поступлении импульсов на входы детектора, когда триггер 4 посто нно находитс в нулевом состо нии, а триггер 3 измен ет свои состо ни . при поочередном поступлении импульсов на входные шины, т.е. когда триггер 3 находитс в фазовом режиме.
Изменение частотного соотношени поступающих на входы детектора импульсов сопровождаетс об зательньш переходом триггера 3 в фазовый режим, так первый же одиночный импульс, поступающий на вход Вх.2 после пар синхронных импульсов (момент времени t) и свидетельствующий о том, что период импульсов на входе Вх.2 стал меньше периода импульсов на входе Вх.1, переводит оба триггера 3 и 4- в нулевое состо ние. Триггер 3 переходит в фазовый режим.
Claims (1)
- Таким образом, введение двух логических элементов И-НЕ исключает образование меандра на выходе детектора в момент поступлени синхронных импульсов, так как подключение элемента И-НЕ к выходам триггеров 2 и 3 исключает образование меандра на его выходе при противофазном изменении состо ний этих триггеров, а подключение второго элемента И-НЕ к выходу первого элемента И-НЕ и инверсному выходу триггера 4 исключает образование меандра на выходе второго элемента И-НЕ при противофазном изменении СОСТО.ЯНИЙ триггеров 3 и 4, так как выходной сигнал первого элемента И-НЕ при введении дополнительньк св з х между триггерами в это врем соответствует сигналу на инверсном выходе триггера 3. При этом сигнал на выходе второго элемента И-НЕ находитс в соответствии с разницей частот,- 5 а при равенстве частот и фазовом рассогласовании - в соответствии с состо нием триггера 3, т.е. с выходным сигналом детектора. Исключение меандра из выходного сигнала детектора при поступлении на его вход синхронных импульсов в свою очередь повьш1ает надежность работы устройства , так как при этом исключаютс выходные сигналы, соответствующие фазовому сдвигу, в действительности ОТЦ1ХТС твующему. Формула изобретениИмпульсно-фазовый детектор, содер - жащий три JK-триггера и элемент ИЛИ,5005выход которого соединен с синхронизирующими входами всех JK-триггеров, первый вход - с первой входной шиной и первыми входами всех JK-триггеров, а второй вход - с второй входной шиной и первыми К-входами всех JK-триггеров , пр мой выход и второй К-вход первого JK-триггера соединены соответственно с вторым J-входом и инверсным выходом второго JK-триггера, пр мой выход и второй К-вход которого соединены соот ветственно с вторым J-входом и инверсным выходом третьего JK-триггера, отличающийс тем, что, с целью повьшени надежности детектировани синхронных импульсов, в него дополнительно введены два элемента И-НЕ,-при этом первый вход первого элемента . И-НЕ соединён с пр мым выходом первого JK-триггера и третьим J-входом третьего JK-триггера, второй вход с пр мым выходом второго JK-триггера , а выход - с первым входом второго элемента И-НЕ, второй вход которо го соединен с инверсным вьлодом тьего JK TpHrrepa и третьим К-входом первого JK-триггера, а выход - с выходной шиной.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864159532A SU1425823A1 (ru) | 1986-12-10 | 1986-12-10 | Импульсно-фазовый детектор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864159532A SU1425823A1 (ru) | 1986-12-10 | 1986-12-10 | Импульсно-фазовый детектор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1425823A1 true SU1425823A1 (ru) | 1988-09-23 |
Family
ID=21272168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864159532A SU1425823A1 (ru) | 1986-12-10 | 1986-12-10 | Импульсно-фазовый детектор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1425823A1 (ru) |
-
1986
- 1986-12-10 SU SU864159532A patent/SU1425823A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 379049, кл. Н 03 К 9/04, 30.11.70. Авторское свидетельство СССР 678661, кл. Н 03 К 9/04, 17.06.75. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1425823A1 (ru) | Импульсно-фазовый детектор | |
US4242754A (en) | Clock recovery system for data receiver | |
SU1243113A1 (ru) | Устройство дл синхронизации импульсов | |
SU1177879A1 (ru) | Частотно-фазовый компаратор | |
SU1084980A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
SU1734199A1 (ru) | Устройство синхронизации импульсов | |
SU1330753A1 (ru) | Устройство фазировани синхронных источников импульсов с произвольным коэффициентом делени | |
SU1132368A1 (ru) | Делитель частоты с нечетным коэффициентом делени (его варианты) | |
SU970634A1 (ru) | Фазовый дискриминатор | |
SU1363432A1 (ru) | Частотно-фазовый дискриминатор | |
SU1058081A1 (ru) | Устройство синхронизации последовательности импульсов | |
SU853789A1 (ru) | Устройство дл синхронизацииСигНАлОВ | |
SU1312743A1 (ru) | Устройство дл декодировани кода Миллера | |
SU790120A1 (ru) | Устройство дл синхронизации импульсов | |
SU1394416A1 (ru) | Формирователь импульсов | |
SU1026283A1 (ru) | Фазовый дискриминатор | |
SU1441402A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
SU822338A1 (ru) | Селектор импульсной последовательности | |
SU1732297A1 (ru) | Устройство контрол чередовани фаз напр жени трехфазной сети | |
SU1531185A1 (ru) | Устройство синхронизации импульсов | |
RU1791833C (ru) | Устройство дл выделени элементов изображени подвижных объектов | |
SU1312748A1 (ru) | Устройство дл приема относительного биимпульсного сигнала | |
SU790212A1 (ru) | Устройство дл синхронизации импульсов | |
SU1432751A1 (ru) | Фазовый синхронизатор | |
SU1187169A1 (ru) | Устройство дл контрол шин синхронизации |