Изобретение относитс к измерительной технике и может быть использовано дл измерени разности фаз двух напр же ний. Известен фазовый дискриминатор, содержащий четыре элемента И, инвертор, сумматор и блокирующий j -триггер, J-вход которого соединен с выходом первого элемента И, а k -вход - с выходом второго элемента И, а его выходы соединены с первыми входами третьего, четвер того элементов И, соответственно, выходы которых подключены к входам сумма тора, выход которого вл етс выходом устройства, а первый вход второго элемен та И через инвертор подключен к источнику опорного сигнала 1 . Однако известный фазовый дискриминатор обладает невысокой точностью и недостаточно надежен. Это объ сн етс тем что длительность импульсов напр жени , поступающих на входы сумматора, в этом фазовом дискриминаторе равна сумме времени , соответствующего фазовому сдвигу между опорнь1м и сравниваемым сигналами , и времени задержки распространени сигнала, обусловленного инерционностью инверторов опорного и сравниваемого сигналов элементов И. Особенно большие ощибки измерени фазового сдвига,опорного и сравниваемого сигналов этим фазовым дискриминатором будут при одинаковом пор дке времени, соответствующем фазовому сдвигу, и времени задержки распространени сигнала. Цель изобретени - повышенна точности и надежности. Поставленна цель достигаетс тем, что в фазовый дискриминатор, содержащий четыре элемента И, ршвертор, сумматор и блокирующий J -триггер, j -вход которого соединен с выходом первого элемента И, а -вход - с выходом второго элемента И, а выходы соединены с первыми входами третьего и четвертого элементов Ц, соответственно, выходы которых подключены к входам сумматора, выход которого вл етс выходом устройства, а первый 397 вход второго элемента И через инвертор подключен к источнику опорного сигнала, вверен фазовый jk -триггер, J -вход которого соединен с источником входного сигнала, а 1 -вход - с источником опорного сигнала и первым входом первого элемента И, при этом пр мой выход фазо вого jk -триггера соединен с вторыми входами первого и третьего элементов И, а его инверсный выход - с вторыми входами второго и четвертого элементов И. На фиг. 1 изображена структурна электрическа схема фазового дискриминатора; на фиг. 2 - временные диаграммы , по сн ющие работу схемы. Фазовый дискриминатор содержит источники 1 и 2 опорного и входного сигналов , фазовый и блокирующий j-1 -триггеры 3 и 4, инвертор 5, четыре элемента 6 - 9 И и сумматор 10. Фазовый дискриминатор работает следующим образом. Предполо:ншм, что напр жение входного сигнала и вход отстает по фазе от напр жени опорного сигнала U опор (фиг. 2). Задними фронтами импульсов опорного сигнала осуществл етс перевод фазового триггера 3 в состо ние, в котором на его пр мом выходе будет напр жение, соответствующее логической 1, а наОинверс ном выходе - логическому О, а задними фронтами импульсов входного сигнала осуществл етс перевод его в противоположное состо ние. При этом на его пр мом выходе возникает последовательность Импульсов пр, длительность которых пропорциональна фазовому сдвигу напр жений входного и опорного сигналов, а на инверсном выходе - инвертированна последовательность этих же импульсов -ф.тр.инь- На выходе первого элемента 6 И установитс логический О, а на выходе второго элемента 7 И по витс последовательность импульсов Ui/i2- Задним фронтом первого из этих импульсово осуществитс перевод блокирующего j1 триггера 4 в состо ние логической 1 на его пр мом выходе Ug -j-p, пр логического О на инверсном выходе. На выходе четвертого элемента И 9 устанавливаетс логический О, а на выходе третьего элемента 8 И по вл етс последовательность импульсов и из- поступающа с пр мого выхода фазового j1 -триггера 3. Эта последовательность импульсов поступает на первый вхОд сумматора 10, напр жение на выходе которого пр мо пропорпионально длительности импульсов. 4 поступающих 1на его входы,(. а пол рность, зависит от того, на какой из входов по- ; даютс эти импульсы. Работа дискриминатора при опережении входным сигналом опорного происходит аналогичным образом. Врем задержки сигналов на элементах дискриминатора не вли ет на точность и надежность работы схемы, поскольку опорный и входной сигналы поступают непосредственно на 1 - и j -входы фазового триггера 3, а последовательность импульсов с выхода фазового j k -триггера 3 через третий или четвер тый -элементы 8 и 9 И, поступают на вход сумматора 10. Причем врем задержки сигнала логическим элементом 8 И или 9 И также не вли ет на длительность этих импульсов , а вли ет только на величину задержки поступлени импульсов на вход сумматора 10. Поэтому напр жение на выходе сумматора 10 пр мо пропоршгонально фазовому сдвигу между опорным и входным сигналами, а его пол рность зависит от знака разности этих сигналов. Таким образом,предлагаемый фазовыйдискриминатор имеет более высокую точность и надежность. Формула изобретени Фазовый дискриминатор, содержащий четыре элемента И, инвертор, сумматор и блокирующий j 1с -триггер, j -вход которого соединен с выходом первого элемента И, а 1 -вход - с выходом второго элемента И, а выходы соединены с первы- ми входамитретьего и четвертого элементов И соответственно, выходы которых подключены к входам сумматора, выход которого вл етс выходом устройства, а первый вход, второго элемента И через инвертор подключен к источнику опорного сигнала, отличающийс тем, что, с целью повышени точности и надежности , в него введен фазовый j1 триггер , j -вход которого соединен с источником входного сигнала, а k -вход - с источником опорного сигнала и первым входом первого элемента И, при этом пр мой выход фазового j1 -тржтера соединен с вторыми входами первого и третьего элементов И, а его инверсный выход - с вторыми входами второго и четвертого элементов И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 720680, кл. Н 03 Э 3/04, 1980 (прототип).
Фиг.2