SU1734199A1 - Устройство синхронизации импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и м.б. использовано в устройствах автоматики и вычислительной техники. Устройство содержит три триггера 1-3, два инвертора 4 и 5, элемент ИЛИ 6, повторитель 7, шину 8 управлени , шину 9 тактовых импульсов и выходную шину 10. 3 ил.

Description

ю чэ

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники .

Известен стробирующий формирова- тель, содержащий два триггера, два элемента совпадени  и инвертор.

Недостатком этого устройства  вл етс  то, что оно не позвол ет управл ть количеством выходных импульсов и длительно- стью входного сигнала.

Известно устройство дл  синхронизации и формировани  серии импульсов, содержащее два триггера и инвертор,

Недостатком данного устройства  вл - етс  жестка  прив зка входного сигнала к положительной фазе тактовой частоты, в результате чего невозможно управл ть выбором синхронизации отрицательной фазой тактовой частоты.

Наиболее близким к предложенному в- л етс  устройство синхронизации импульсов , содержащее три триггера, S-вход первого из которых соединен с шиной управлени , пр мой выход второго триггера - с первым входом первого элемента совпадени , второй вход которого через инвертор св зан с шиной тактовых импульсов, выход - с первым входом элемента ИЛИ, выход которого подсоединен к выходной шине, второй вход - к выходу второго элемента совпадени , первый вход которого соединен с пр мым выходом третьего триггера, R-вход которого св зан с выходом третьего элемента , первый вход которого подсоединен к первому входу четвертого элемента совпадени , выход которого соединен с R-входом второго триггера, причем первый, второй и третий триггеры D-типа, D-вход первого из них соединен с дополнительной шиной уп- равлени , С-вход - с выходом элемента ИЛИ, пр мой выход - с первым входом четвертого элемента совпадени , второй вход которого св зан с инверсным выходом третьего триггера, С-вход которого через повторитель подсоединен к шине тактовых импульсов и второму входу второго элемента совпадени , причем второй вход третьего элемента совпадени  соединен с инверсным выходом второго триггера, С-вход которого подключен к второму входу первого элемента совпадени , а D-входы второго и третьего триггеров соединены с шиной 1.

Однако известное устройство характеризуетс  недостаточной надежностью из-за большого количества оборудовани .

Цель изобретени  - повышение надежности .

Поставленна  цель достигаетс  тем, что в устройство синхронизации, содержащее

три триггера, S-вход первого из которых соединен с шиной управлени , С-вход второго триггера через повторитель - с шиной тактовых импульсов и входом первого инвертора , выход которого соединен с С-входом третьего триггера, элемент ИЛИ, выход которого подсоединен к выходной шине, введен второй инвертор, вход которого соединен с инверсным выходом первого триггера, выход - с R-входами второго и третьего триггеров, пр мые выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ и соответственно с первым и вторым R-входами первого триггера.

На фиг.1 представлена электрическа  функциональна  схема предложенного устройства; на фиг.2 и 3 - временные диаграммы , по сн ющие работу устройства.

Устройство синхронизации импульсов содержит первый 1, второй 2 и третий 3 триггеры, первый 4 и второй 5 инверторы, элемент ИЛИ 6, повторитель 7, шину 8 уп- оавлени , шину 9 тактовых импульсов и выходную шину 10. Шина 9 через инвертор 4 подключена к С-входу триггера 3 и через повторитель 7 к С-входу триггера 2. D-входы триггеров 2 и 3 подключены к шине 1, R-входы объединены и через инвертор 5 подключены к инверсному выходу триггера 1. Пр мые входы триггеров 2 и 3 соединены с R-входыми триггера 1 и через элемент ИЛИ 6 - с шиной 10. Шина 8 соединена с S-входом триггера 1.

Устройство работает следующим образом .

В исходном состо нии триггеры 1-3 наход тс  в нулевом состо нии.

Нулевые уровни пр мых выходов триггеров 2 и 3 удерживают на выходе элемента ИЛИ 6 и шине 10 нулевые уровни. Единичный уровень инверсного выхода триггера 1 инвертируетс  инвертором 5 в нулевой уровень , который, воздейству  на R-входы триггеров 2 и 3, удерживает их в нулевом состо нии. На шине 8 входной сигнал отсутствует-единичный уровень. На шинеЭ присутствуют импульсы тактовой частоты, например, типа меандр, которые повтор ютс  повторителем 7 и инвертируютс  инвертором 4. Импульсы тактовой частоты не оказывают воздействи  на триггеры 2 и 3, так как нулевой уровень их R-входов удерживает их в нулевом состо нии. Триггеры 2 и 3 в синхронном режиме срабатывают по перепадам с нулевого уровн  на единичный на С-входе.

Пусть, например, на шину 8 поступил входной сигнал (фиг.2в) нулевого уровн . Минимальна  длительность его определ етс  временем срабатывани  триггера 1 и не превышает в данный момент длительность периода тактовых импульсов (фиг.2а). По входному сигналу срабатывает триггер 1 (фиг.2г), в результате чего нулевой уровень инверсного выхода его инвертируетс  инвертором 5 (фиг.2д) в единичный уровень, который производит разблокировку триггеров 2 и 3. Если входной сигнал поступил во врем  действи  тактового импульса, то по его спаду на выходе инвертора 4 (фиг.26) формируетс  перепад с нулевого уровн  на единичный, по которому триггер 3 (фиг.2е) устанавливаетс  в единичное состо ние, по которому на выходе элемента ИЛИ 6 и шине 10 (фиг.2з) формируетс  выходной импульс. По следующему тактовому импульсу срабатывает триггер 2 (фиг.2ж). По единичному состо нию триггеров 2 и 3 (фиг.2е,ж) триггер 1 (фиг,2г) возвращаетс  в начальное состо ние , по которому инвертор 5 (фиг.2д), триггеры 2 и 3 и элемент ИЛИ 6 возвращаетс  в исходное состо ние. На шине 10 формируетс  выходной синхронизированный импульс (фиг.2з), который по времени совпадает с паузой тактовой частоты. Очередной входной сигнал повтор ет процесс. Если входной сигнал поступил в паузу между импульсами тактовой частоты, то в этом случае выдача выходного синхронизированного сигнала проходит аналогично описанному , за исключением того, что при отработке выходного сигнала сначала срабатывает триггер 2, затем триггер 3 и при этом выходной сигнал во времени совпадает с импульсом тактовой частоты. При работе с входными сигналами большой длительности (фиг.Зв) триггер 1 (фиг.Зг) запоминает начало входного сигнала и при этом происходит разблокировка триггеров 2 и 3, которые соответственно по перепадам импульсов тактовой частоты устанавливаютс  в единичное состо ние (фиг.3е,ж) и при этом элемент ИЛИ б выдел ет на шине 10 первый выходной сигнал. По концу выдачи

выходного сигнала триггер 1 на своем инверсном выходе (фиг.Зг) устанавливает уро- вень 1, который инвертируетс  инвертором 5 (фиг.Зд). Нулевой уровень выхода инвертора 5 возвращает триггеры 2 и 3 в начальное состо ние (фиг.3е,ж), которое вновь позвол ет триггеру 1 устанавливать на своем инверсном выходе нулевой уровень . Нулевой уровень инверсного выхода

триггера 1 вновь разрешает триггерам 2 и 3 выдел ть второй выходной импульс и т.д. По сн тию входного сигнала устройство отрабатывает выдачу последнего выходного импульса и устанавливаетс  в начальное

исходное состо ние. Работа  с входными сигналами различной длительности, можно управл ть количеством выходных импульсов от одного до п, а момент поступлени  входного сигнала по отношению к тактовой

частоте выбирает синхронизацию выходных импульсов.

Таким образом, предложенное устройство более надежно в работе, так как содержит меньший объем оборудовани  (на 3

элемента) по сравнению с прототипом и сохран ет его функции.

Claims (1)

1. Формула изобретени  Устройство синхронизации импульсов, содержащее три триггера, S-вход первого

   из которых соединен с шиной управлени , С-вход второго триггера через повторитель соединен с шиной тактовых импульсов и входом первого инвертора, выход которого соединен с С-входом третьего триггера, элемент ИЛИ, выход которого соединен с выходной шиной, отличающеес  тем, что, с целью повышени  надежности, в него введен второй инвертор, вход которого соединен с инверсным выходом первого триггера , выход - с R-входами второго и третьего триггеров, пр мые выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ и соответственно с первым и вторым R-входами первого триггера .

   tj bQ

   со см Xi

   1

   t ,

   x. ч5

   dd

   Nj

   I

   d

   x. ч5

   ts «о

   ГТ1

   c

   J

   l

   I