SU1361723A1 - Преобразователь кодов - Google Patents
Преобразователь кодов Download PDFInfo
- Publication number
- SU1361723A1 SU1361723A1 SU864099512A SU4099512A SU1361723A1 SU 1361723 A1 SU1361723 A1 SU 1361723A1 SU 864099512 A SU864099512 A SU 864099512A SU 4099512 A SU4099512 A SU 4099512A SU 1361723 A1 SU1361723 A1 SU 1361723A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- code
- converter
- inputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике. Его использование в системах обработки дискретной информации позвол ет повысить быстродействие преобразовател и расширить область его применени за счет- преобразовани непозиционных кодов, обладающих позиционными свойствами. Преобразователь кодов содержит счетчик 1 входного кода, счетчик 2 выходного кода, блок 4 контрол обнулени и элемент ЗАПРЕТ 5. Благодар введению блока 3 начальной установки подсчет числа тактовых импульсов счетчиками 1 и 2 ведетс до того момента, когда код в счетчике 1 станет равным коду минимального числа соответствующего диапазона. 1 ил. В xv. (Л I 1 (U) 05 Ю 00
Description
11
Изобретение относитс к вычислительной технике и может быть использовано в системах обработки дискретной информации.
Цель изобретени - повышение быстродействи -преобразовател и расши- .рение области его применени за счет преобразовани непозиционных кодов, обладающих позиционными свойствами
На чертеже приведена блок-схема преобразовател кодов.
Преобразователь содержит счетчик
1входного кода, счетчик 2 выходного кода, блок 3 начальной установки, блок 4 контрол обнулени и элемент ЗАПРЕТ 5, На чертеже обозначены информационные входы 6, вход 7 разрешени записи, вход 8 обнулени , тактовый вход 9 и выходы 10,
Счетчик 1 вл етс вычитающим счетчиком с параллельной записью информации в его разр ды, а счетчик
2- суммирующим счетчиком.
Блок 4 контрол обнулени выпол- н бтс в виде m элементов И, соединенных вбгкодами с входами элемента ИЛИ, выход которого соединен с выходом блока. Входы i-ro элемента И соединены с выходами разр дов счетчика 1 таким образом, что на его выходе имеетс -единичный сигнал (потенциал ) , когда в счетчик 1 записан код К (NJ) числа N; , вл ющегос наименьшим числом в i-м диапазоне входного кода. Дл этого i-й элемент И соедин етс с пр мыми выходами разр дов счетчика 1, соответствующих единичным разр дам кода К (N .) , и инверсным выходом остальных разр дов т,е,. элемент И вл етс дешифратором фиксирующим состо ние К (N J счетчика 1 (i 1,2,,,,,m),
Блок 3 начальной установки в случае , когда код числа О вл етс нулевым, может быть выполнен в виде многопорогового элемента на (т-1)-й выход, имеющих пороги а,, а ,, .,, соответственно и веса входов 2°, 2 % ,, , , , выходы которого соединены с входами группы элементов ИЛИ через элементы И, Порог а равен двоичному эквиваленту первого кода наименьшего числа (i+1)-ro диапазона переводимых чисел.
Многопороговый элемент может имет любую из известых аналоговых реализаций , и может быть выполнен в виде т-1 порогового элемента, реализующе723
го п ,роговые функции с весами входов
20(1
,2 ,,,,,2 и порогами а, (i
1,2,,,,,m-1),
Каждый пороговый элемент может быть реализован на элементах И, ИЛИ следующим образом.
Пусть двоичное представление порога а имеет вид
d. 2
5
0
ы
Пусть (i ot ,,, a e,i О, Входы порогового элемента, начина с е-го и до j-ro, таких, что о/ o/e + i ... j соединены с входами элемента И, выход которого, а также входы порогового элемента (блока 3 начальной установки), начина с (j+1)-ro и конча входом с номером i таких,.что j-i- ,., к. 0, а 0/; 1, соединены с входами элемента ИЛИ, выход которого , а также входы порогового элемента , начина с (i+1)-ro и конча
5 входом с номером t таких, что о( ;, о, . , , e t 1, а (/t, О, соединены с входами элемента И, и так далее до объединени всех остальных входов порогового элемента, ЕсQ ЛИ el 1, то последним вл етс элемент И, а если с/ О, то последним вл етс элемент ИЛИ, Выход элемента , с входом которого соединен
вл етс вы5
0
п-й вход с весом 2 ходом порогового элемента,
В соответствии с изложенным, в частном случае, кода а 2 (р 0,1,2,,,,), пороговый элемент состоит из элемента ИЛИ, соединенного входами с входами блока порогового элемента, начина с (р+1)-го и до п-го, В частном случае, когда
d
Р + 1
с/п
о/р
5
1, пороговый элемент состоит из элемента И, соединенного входами с входами блока от р-го
до п-го,
а 2 - етс в
В частном случае, когда , пороговый элемент выполн - виде линии св зи с его п-го
50
55
входа на выход. Здесь п-разр дность первого кода. Вход порогового элемента с весом 2 (i 0,1,,,,,п-1) соедин етс с выходом (i+1)-ro разр да счетчика 1. Выход многопорогового элемента с порогом а- (i 1,2,,,,, m-2) соедин ютс с пр мым входом i-ro элемента И группы, инверсный выход которого соединен с выходом многопорогового элемента с порогом
aui (а
1-И
а), а выход - с входами
31361723
элементов ИЛИ группы. Причем каждый элемент ИЛИ группы соедин етс выходом с входом установки в 1 соответствующего разр да счетчика 2, а входами - с выходами i-x элементов И
ед об зо g эл
хо ны
группы, дл которых К 2 (а .) в данном случае разр де имеет единицу, где Kj (аj) - код, соответствующий порогу aj, т.е. второй код, соответствующий первому коду наименьшего числа (i+1)-ro диапазона. Входы элементов ИЛИ, дл которых KjCa ,) 1, соедин ютс с (т-1)-м выходом многопорогового элемента.
Вместо групп элементов И, ИЛИ может использовать ЗУ, в чейке с адресом 00...01,..1 которого записан код KJ (а g) , где 1 - число единиц в адресном коде.
В тех случа х, когда входной код числа О вл етс ненулевым, блок 3 начальной установки выполн етс как описано выше, однако многопороговый элемент имеет m выходов с порогами от а до а, , а в группе элементов И вводитс дополнительный элемент дл обеспечени установки в счетчике 2 кода числа О.
Преобразователь работает следующим образом.
В исходном состо нии счетчики 1 и 2 сброшены и в них записан нулевой код.
На входы 6 подаетс входной (переводимый ) код, который записываетс в счетчик 1 (при подаче сигнала записи на вход 7). При этом блок 3 начальной установки формирует по входному коду на своих выходах выходной код наименьшего числа того диапазона , в котором находитс переводимое число во входном коде.
Далее нулевым сигналом с выхода блока 4 контрол обнулени разрешаетс прохождение тактовых импульсов через элемент ЗАПРЕТ 5 на счетные входы счетчиков 1 и 2. При поступлении каждого тактового импульса от содержимого счетчика 1 отнимаетс , а к содержимому счетчика 2 прибавл етс единица. Работа продолжаетс таким образом до по влени на выходах счетчика 1 кода наименьшего числа того диапазона, в котором находитс число, соответствующее входному коду В момент по влени указанного кода на выходах счетчика 1, на выходе блока А контрол обнулени формируетс
единичный сигнал, свидетельствующий об окончании цикла работы преобразовател , который поступает на вход элемента 5, запреща дальнейшее прохождение тактовых импульсов ные входы счетчиков 1 и 2.
на счет
Выходной код снимаетс с выходов 10.
Таким образом, преобразователь осуществл ет перевод числа из одного
кода в другой не более, чем за N t
тактов, где „- мощность л.-го диапазона входных чисел (кодов), следовательно , в среднем по всему диапазону перевод числа осуществл етс за тактов, где N - максимальное значение переводимого числа, а m - число диапазонов, и может работать с непозиционными кодами, обладающими позиционными свойствами, т.е. K,(Ni) 7, к 2 (N-), при N .л N, , например , упор доченными рав.новесными кодами.
о
Claims (1)
- Формула изобретениПреобразователь кодов, содержащий счетчик входного кода, установочные входы которого вл ютс информационными входами преобразовател , вьпсоды счетчика входного кода соединены с входами блока контрол обнулени ,элемент ЗАПРЕТ, выход которого подключен к суммирующему входу счетчика выходного кода, вход обнулени и выходы которого вл ютс соответственно входом обнулени и выходамипреобразовател , отличаю щи йс тем, что, с целью повышени быстродействи преобразовател и расширени области его применени за счет преобразовани непозиционных кодов,обладающих позиционными свойствами, в преобразователь введен блок начальной установки, входы и выходы которого подключены соответственно к выходам счетчика входного кода и установочным входам счетчика выходного кода, выход блока контрол обнулени соединен с запрещающим входом элемента ЗАПРЕТ, выход которого подключен к вычитающему входу счетчика входного кода, вход разрешени записи ко- торого вл етс одноименным входом преобразовател , разрешающий вход . элемента ЗАПРЕТ вл етс тактовым входом преобразовател .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864099512A SU1361723A1 (ru) | 1986-07-28 | 1986-07-28 | Преобразователь кодов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864099512A SU1361723A1 (ru) | 1986-07-28 | 1986-07-28 | Преобразователь кодов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1361723A1 true SU1361723A1 (ru) | 1987-12-23 |
Family
ID=21249739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864099512A SU1361723A1 (ru) | 1986-07-28 | 1986-07-28 | Преобразователь кодов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1361723A1 (ru) |
-
1986
- 1986-07-28 SU SU864099512A patent/SU1361723A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 993243, кл. Н 03 М 7/12, 1981. Патент US № 3805041, кл. Н 03 К 13/24, 1974. Авторское свидетельство СССР № 297960, кл. Н 03 К 7/12, 1968. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1361723A1 (ru) | Преобразователь кодов | |
SU1361722A1 (ru) | Преобразователь кодов | |
US3182306A (en) | Converter | |
SU886236A2 (ru) | Аналого-цифровой преобразователь с самоконтролем | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU1238056A1 (ru) | Устройство дл сравнени @ -разр дных двоичных чисел | |
SU1619404A1 (ru) | Устройство дл преобразовани кода | |
SU1275762A1 (ru) | Делитель частоты следовани импульсов | |
SU1443168A1 (ru) | Счетчик импульсов в р-кодах Фибоначчи | |
SU744544A1 (ru) | Устройство дл преобразовани кодов | |
SU622076A1 (ru) | Устройство дл преобразовани последовательного двоичного кода в дес тичный | |
SU674015A1 (ru) | Квадратор | |
SU1280402A1 (ru) | Цифроаналоговый логарифмический преобразователь | |
SU610295A2 (ru) | Аналого-цифровой преобразователь | |
SU822178A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU1718382A1 (ru) | Цифроаналоговый преобразователь | |
SU799148A1 (ru) | Счетчик с последовательным переносом | |
SU941992A1 (ru) | Преобразователь число-импульсного кода в параллельный двоичный код | |
SU1015376A2 (ru) | Устройство дл возведени в квадрат число-импульсных кодов | |
SU750486A1 (ru) | Устройство дл определени разности | |
SU1695290A1 (ru) | Устройство дл сортировки данных | |
SU411453A1 (ru) | ||
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU1325480A1 (ru) | Устройство дл обнаружени ошибок в параллельном п-разр дном коде |