SU1325479A1 - Устройство приоритетного доступа к общей пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к средствам , обеспечиваюпц1М асинхронное обращение вычислительных машин к общей пам ти. Цель изобретени  - повышение быстродействи . Устройство управлени  содержит входные запоминающие потенциальные триггеры 1 и 2, блок 3 очередности , элементы И 4-9, элементы НЕ 10 и 11, входы 12 и 13 Запрос, ответный вход 14 устройства и выходы 15-20. Устройство при запросе по одному из каналов блокирует доступ по другому каналу до конца обмена. 2 ил. 1U 15 О) с 77 Ю 8 79 7/1 20 78 76 Фиг.1

Description

Изобретение относитс  к вычисли- , тельной технике и может быть использовано в вычислительных системах дл  организации работы двух ЦВМ на общее поле пам ти.

Цель изобретени  - повьппение быстродействи  и надежности устройства.

На фиг.1 представлена функциональ15

20

25

30

нал схема устройства; на фиг.2 - фун- ю первому канапу приходит сигнал кциональна  схема блока очередности.

Устройство содержит триггеры 1 и 2, блок 3 очередности, элементы И 4-9, элементы НЕ 10 и 11, входы 12 и 13 запроса, вход 14 ответа из общей пам ти, выходы 15 и 16 обращени  к Общей пам ти, выходы 17 и 18 выбора направлени , выходы 19 и 20 ответа устройства. Блок 3 содержит .элементы И 21 и 22.

Уч;тройство работает следующим образом .

В исходном состо нии от сопр гаемой аппаратуры на входах 12-14 устройства создаютс  потенциалы низкого уровн  О, а на его выходах 15-20 формируютс  также потенциалы низкого уровн , так как на выходах элементов И 4 и 5 создаютс  низкие потенциалы, что приводит к формированию на выходах блока 3 сигналов высокого уровн  .1 и О на выходе элементов НЕ 10 и 11. При этом на входйх стробирова- ни  триггеров 1 и 2 поддерживаютс  сигналы 1, а на единичных выходах записываетс  О.

В момент прохода по одному из входов 12 и 13 запроса сигнала 1(пусть это будет сигнал запроса по входу 12) происходит запись в триггер 1 сигнала Запрос, и на его единичном выходе формируетс  потенциал высокого уровн  1. В св зи с наличием на обоих входах элемента И 4 сигналов 1 на его выходе также формируетс  сигнал 1 и в единичное плечо триггера записываетс  О, при этом триггер 2 запираетс  по входу стробировани , на выходах 15, 17 и 16, 18 формируютс  соответственно сигналы 1 и О.

По выходу 17 устройство разрешает доступ к общей пам ти по первому каналу , а по выходу 15 формируетс  потенциал высокого уровн , по переднему фронту которого обща  пам ть при наличии готовности производит обмен информацией, при завершении которого по входу 14 формируетс  сигнал 1, поступающий в первую вычислительную

Запрос по входу 13 устройства, т гер 2 не записывает пришедший сигн окончани  обмена с первой вычислительной машины, а сразу же после окончани  обмена, когда на единичн выходе блока 3 вновь (сформируетс  1, происходит запись сигнала За прос в блок 3 и на« инаетс  обмен формацией второй вычислительной ма шины . I

При одновременном поступлении обеих вычислительных машин сигнал Запрос по входам 12 и 13 очеред ность обработки запросов устройст произвольна  и определ етс  откло ни ми параметров блока 3, при этом сначала производитс  обмен инфор цией с ОПП одной машиной, а после окончани  сразу же с другой.

Claims (1)

1. Формула изобретен

   Устройство приоритетного досту к общей пам ти, содержащее два тр гера, два элемента И, информационн вход первого триггера  вл етс  пе вым входом запроса устройства и с динен с первым входом первого элем та И, второй вход которого соедин с пр мым выходом первого триггера информационный вход второго тригге  вл етс  BTopbiM входом запроса ус ройства и соединен с первым входом второго элемента И, второй вход ко

   45 торого соединен с пр мым выходом в рого триггера, отличающее с  тем, что, с целью повьщ1ени  бы родействи , в него дополнительно в дены четыре элемента И, два элемен

   50 НЕ и блок очередаости, причем выхо первого и второго элементов И соед нены с первым и вторым входами бло очередности соответственно, первый BTopoi выходы блока очередности со

   55 динены с входами стробировани  пер го и второго триггеров соответстве но, входы первого и второго элемен НЕ соединены с первым и вторым вых дами блока очередности соответств

   35

   40

   машину дл  сн ти  сигнала по входу 12 запроса. После этого схема устройства устанавливаетс  в исходное положение.

   В случае прихода сигнала Запрос по входу 13 на выходах 16, 18 и 20 формируютс  сигналы 1. Если во врем  обмена информацией, предположим,

   5

   0

   5

   0

   первому канапу приходит сигнал

   Запрос по входу 13 устройства, триггер 2 не записывает пришедший сигнал окончани  обмена с первой вычислительной машины, а сразу же после окончани  обмена, когда на единичном выходе блока 3 вновь (сформируетс  1, происходит запись сигнала Запрос в блок 3 и на« инаетс  обмен информацией второй вычислительной машины . I

   При одновременном поступлении от обеих вычислительных машин сигналов Запрос по входам 12 и 13 очередность обработки запросов устройством произвольна  и определ етс  отклонени ми параметров блока 3, при этом сначала производитс  обмен информацией с ОПП одной машиной, а после окончани  сразу же с другой.

   Формула изобретени 

   Устройство приоритетного доступа к общей пам ти, содержащее два триггера , два элемента И, информационный вход первого триггера  вл етс  первым входом запроса устройства и соединен с первым входом первого элемента И, второй вход которого соединен с пр мым выходом первого триггера, информационный вход второго триггера  вл етс  BTopbiM входом запроса устройства и соединен с первым входом второго элемента И, второй вход ко5 торого соединен с пр мым выходом второго триггера, отличающее- с  тем, что, с целью повьщ1ени  быстродействи , в него дополнительно введены четыре элемента И, два элемента

   0 НЕ и блок очередаости, причем выходы первого и второго элементов И соединены с первым и вторым входами блока очередности соответственно, первый и BTopoi выходы блока очередности сое5 динены с входами стробировани  первого и второго триггеров соответственно , входы первого и второго элементов НЕ соединены с первым и вторым выходами блока очередности соответствен5

   0

   но, выход первого элемента НЕ  вл етс  первым выходом выбора направлени  устройства и соединен с первыми входами третьего и четвертого элементов И, выход второго элемента НЕ  вл етс  вторым выходом выбора направлени  устройства и соединён с первыми входами п того и шестого элементов И, выходы первого и второго элементов И соединены с вторыми входами шестого

   Редактор В.Петраш

   Составитель В.Бородин Техред Л.Сердюкова

   Заказ 3111/45Тираж 672Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   и четвертого элементов И соответственно , выходы четвертого и шестого элементов И  вл ютс  первым и вторым выходами обращени  к общей пам ти устройства, выходы третьего и п того элементов И  вл ютс  первым и вторым выходами ответа устройства, вход ответа общей пам ти устройства соединен с вторыми входами третьего и п того элементов И,

   Е

   229фиг , г

   Корректор В.Бут га