SU1287262A1 - Формирователь импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени  расширение функциональных возможностей путем управлени  длительностью выходных импульсов. В устройство, содержащее генератор I опорной частоты , делитель частоты 2, элемент 3 ИЛИ, счетный триггер 4, счетчик 5 импульсов, дл  достижени  цели введены п-разр дна  кодова  шина 9, п-раэр дный блок 8 стробировани , блок 7 из п-1 последовательно соединенных элементов задержки, п-раз- р дный регистр сдвига 6. п-разр д- ный блок 8 стробировани  содержит п элементов 1п И и элемент ИЛИ. I э.п. ф-лы, 2 ил.

Description

ю ---

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и в вычислительной технике.

Цель изобретени  - расширение функциональных возможностей путем управлени  длительностью выходных импульсов.

На фиг. 1 приведена электрическа  функциональна  схема устройства на фиг. 2 - временные диаграммы, по сн ющие его работу.

Формирователь импульсов содержит генератор 1 опорной частоты, делитель 2 частоты, элемент ИЛИ 3, счетный триггер 4, счетчик 5 импульсов, п-разр дный регистр сдвига 6, блок 7 из п-1 последовательно соединенных элементов задержки, п-разр дный блок 8 стробировани .

Выход генератора 1 опорной частоты соединен с входом делител  2 частоты , вьпсод которого соединен с первым входом элемента ИЛИ 3, выход которого соединен с С-входом счетного триггера 4, второй вход - с вы-: ходом счетчика 5 импульсов,R-вход которого соединен с пр мым выходом счетного триггера 4, с выходной шиной 9 и с первой группой входов блока 8 стробировани , первый вход второй группы входов которого соединен с входом делител  2 частоты и с входом блока 7 из п-1 последовательно соединенных элементов задержки, выходы каждого из п элементов задержки которого соединены с соответствующими входами, кроме первого, второй группы входов п-разр дного блока 8 стробировани , входы третьей группы входов которого соединены с соответствующими выходами п-разр дного регистра сдвига 6, информационные входы которого соединены с соответству- щими разр дами- п-разр дной кодовой шины 10, вход синхронизации - с инверсным выходом счетного триггера 4. Выход п-разр дного блока 8 стробировани  соединен с С-входом счетчика импульсов.

п-разр дный блок 8 стробировани  содержит п элементов 1,...,п И и элемент ИЛИ, выход которого соединен с выходом п-разр дного блока 8 стро- бировани , входы - с выходами соответствующих элементов 1,.. ,п И, первые вторые и третьи входы элементов 1,.,. , И соединены с соответствующими входа

5

0

5

5

0

5

0

5

0

ми первой, второй и третьей групп входов п-разр дного блока 8 стробировани  .

Устройство работает следующим образом .

Последовательность импульсов с выхода генератора 1 поступает на вход делител  2 частоты (фиг.2а). Импульс с вьпсода делител  2 частоты (фиг.25) поступает через элемент 3 на вход счетного триггера 4 вызьшает его сра- батьшание. На пр мом выходе счетного триггера 4 (фиг.2Ь) по вл етс  потенциал логической единицы, которым открьшаетс  блок 8 (фиг.2 г ), и на вход счетчика 5 начинают поступать пр мые или задержанные, в зависимости от кода, записанного в регистре 6, импульсы с генератора 1 опорной частоты. После прохождени  импульсов на выходе счетчика 5 импульсов образуетс  сигнал, которьй, поступа  на вход счетного триггера 4 через элемент 3, переводит его в нулевое состо ние . Формирование выходного импульса на шине 9 тем самьм заканчиваетс , и поступление импульсов на вход счетчика 5 прекращаетс .

Описанный процесс повтор етс  с приходом следующего импульса с делител  2 частоты с коэффициентом m 7 делител  2 частоты и коэффициентом пересчета k 4 счетчика 5 импульсов и временем задержки блоком задержки , .0,25 Т„.

Claims (2)

1. Формула изобретени 

   . Формирователь импульсов, содержащий генератор опорной частоты, выход которого соединен с входом делител  частоты, Ьыход которого соединен с первым входом элемента ИЛИ, выход которого соединен с С-входом счетного триггера, второй вход - с выходом счетчика импульсов , R-вход которого соединен с пр мым выходом счетного триггера и с выходной ши ной, отличающийс  тем, что, с целью расширени  функциональных возможностей, в него введены п-разр дна  кодова  шина, п-разр дный блок стробировани , блок из п-1 последовательно соединенных элементов задержки, п-разр дный регистр сдвига, информационные входы которого соединены с соответствующими разр дами п-разр дной кодовой шины, вход синхронизации - с инверсным выходом счетного триггера, пр мой выход которого соединен с первой группой входов п-разр дного блока стро- бировани , первый вход второй группы входов которого соединен с входом делител  частоты и с входом блока из п-1 последовательно соединенных злементов задержки, выходы каждого из п элементов задержки которого сбединены с соответствующими входами , кроме первого, второй группы входов п-разр дного блока строби- ровани , входы третьей группы входов которого соединены с соответствующими выходами п-р азр дного ре

   гистра сдвига, выход - с С-входом счетчика импульсов.
2. 2. Формирователь по п.1, о т л и- чающийс  тем, что п-раз- р дный блок стробировани  содержит п элементов И и элемент ИЛИ, выход которого соединен с выходом п-разр дного блока стробировани ,, входы - с выходами соответствующих элементов И, первые, вторые и третьи входы элементов И соединены с соответствующими входами соответственно первой, второй и третьей групп входов п-разр дного блока стробировани .

   ±

   Фиг. 2