SU1580350A1 - Устройство дл суммировани @ последовательных чисел - Google Patents

Устройство дл суммировани @ последовательных чисел Download PDF

Info

Publication number
SU1580350A1
SU1580350A1 SU884607843A SU4607843A SU1580350A1 SU 1580350 A1 SU1580350 A1 SU 1580350A1 SU 884607843 A SU884607843 A SU 884607843A SU 4607843 A SU4607843 A SU 4607843A SU 1580350 A1 SU1580350 A1 SU 1580350A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
inputs
information
elements
Prior art date
Application number
SU884607843A
Other languages
English (en)
Inventor
Валерий Георгиевич Дровянников
Original Assignee
Предприятие П/Я А-3697
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3697 filed Critical Предприятие П/Я А-3697
Priority to SU884607843A priority Critical patent/SU1580350A1/ru
Application granted granted Critical
Publication of SU1580350A1 publication Critical patent/SU1580350A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных устройствах последовательного типа. Цель изобретени  - увеличение быстродействи  устройства и упрощение его конструкции. Устройство дл  суммировани  N последовательных чисел содержит генератор 1 тактовых импульсов, элемент И 2, распределитель 3 импульсов, группу из (N-1) элементов, два элемента ИЛИ5, 6, счетчик 7, вход 8 разрешени  приема информации, N информационных входов 9 и вход 10 синхронизации, соединенные между собой функционально. 1 ил.

Description

СЛ
00
о
(СО СЛ
Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных устройствах последовательного типа.
Целью изобретени   вл етс  увеличение быстродействи  устройства и упрощение его конструкции.
На чертеже приведена функциональна  схема устройства дл  суммировани  п последовательных чисел.
Устройство содержит генератор 1 тактовых импульсов, элемент И 2,распределитель 3 импульсов, группу из (п-1) элементов И 4, первый 5 и второй 6 элементы ИЛИ, счетчик 7,вход 8 разрешени  приема информации, п информационных входов 9 и вход 10 синхронизации , соединенные между собой функционально.
Устройство работает следующим образом .
При отсутствии разрешающего прием информации сигнала на входе 8 и сигнала синхронизации подачи последовательных чисел на входе 10 счетчик 7 и распределитель 3 импульсов наход тс  в нулевом состо нии. При поступлении разрешающего сигнала на вход 8 счетчик 7 переводитс  в рабочее состо ние . При по влении на входе 10 сигнала синхронизации подачи последовательных чисел на входах 9 слагаемых по вл ютс  значени  старших (знаковых ) разр дов, при этом на первые k входов (1 ) поступают слагаемые , а на остальные (n-k) входы - 3 вычитаемые числа. Положительные чис- ла поступают на входы 9 в пр мом, а отрицательные - в дополнительном коде.
После по влени  сигнала синхронизации на входе 10 распределитель 3 импульсов с выдержкой, позвол ющей входным сигналам установитьс ,вырабатывает последовательно п сигналов. Первый сигнал поступает на вход счетчика 7, управл ющего сдвигом влево его содержимого, при этом в младший разр д счетчика 7 внесено значение старшего разр да первого слагаемого. Следующие сигналы с выходов распределител  3 импульсов поступают последовательно на первые входы группы из (n-l)-ro элемента И 4 и в случае, если значение разр да числа,подаваемого на второй вход данного элемента И, равно единице, на один из счетных входов счетчика 7 поступает импульс,
5
0
5
0
5
0
45
50
55
который осуществл ет прибавление единицы к его содержимому, если данное число относитс  к первым k числам , или осуществл ет вычитание единицы , если данное число относитс  к последним (n-k) числам. По.сле выработки п сигналов распределитель 3 импульсов останавливаетс , а после окончани  сигнала синхронизации подачи последовательных чисел на входе 10 он устанавливаетс  в исходное положение . Частота генератора 1, задающего длительность и частоту сигналов на выходе распределител  3 импульсов, выбираетс  исход  из быстродействи  элементов, а длительность сигнала синхронизации подачи последователь ных чисел на входе 10 формируетс  с таким расчетом, чтобы за врем  его действи  успевали выработатьс  все п сигналов распределител  3 импульсов .
При поступлении нового сигнала синхронизации на вход 10 на входах 9 слагаемых установ тс  значени  следующих разр дов слагаемых. По первому сигналу с выхода распределител  3 импульсов прежнее содержимое счетчика 7 увеличитс  вдвое (сдвигаетс  влево на один разр д) и к нему прибавитс  значение разр да первого числа , установленного на входе устройства , В дальнейшем работа устройства проходит аналогично описанному,
После окончани  и циклов в счетчике 7 находитс  результат сложени  п последовательных m-раэр дных чисел, который можно считать в параллельном коде чтением всех разр дов счетчика одновременно или в последовательном коде, подава  на вход последнего команды сдвига и считыва  поочередно разр ды результата в его старшем разр де .
Использование предлагаемого устройства позвол ет повысить производительность вычислительных устройств последовательного типа и сократить количество элементов в устройстве, что снижает его стоимость и повышает надежность.

Claims (1)

  1. Формула изобретени 
    Устройство дл  суммировани  п последовательных чисел, содержащее генератор тактовых импульсов, группу элементов И, первый элемент ИЛИ, распределитель импульсов и счетчик, причем
    выходы с второго по n-й распределитель импульсов соединены соответственно с первыми входами элементов И группы, выходы которых с первого по (k-1 )-й (где ) соединены с входами первого элемента ИЛИ,.о т- личающеес  тем, что, - с целью увеличени  быстродействи  уст-1 ройства и упрощени  его конструкции, в него введены элемент И и второй элемент ИЛИ, а счетчик выполнен реверсивным , причем выход генератора тактовых импульсов соединен с первым входом элемента И, второй вход кото- рого соединен с входом синхронизации подачи последовательных чисел устройства и с управл ющим входрм распределител  импульсов, информационный вход которого соединен с выходом
    элемента И, первый выход распределител  импульсов соединен с входом управлени  сдвигом информации счетчика , вход сложени  которого соединен с выходом первого элемента ИЛИ, выходы элемента И группы с k-го по (п-1)-й соединены соответственно с входами второго элемента ИЛИ, выход которого соединен с вычитающим входом счетчика, информационный вход которого соединен с информационным входом первого последовательного числа устройства, информационные входы последовательных чисел с второго по n-й устройства соединены соответственно с вторыми входами элементов И группы, а вход разрешени  приема информации устройства соединен с установочным входом счетчика.
SU884607843A 1988-09-07 1988-09-07 Устройство дл суммировани @ последовательных чисел SU1580350A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884607843A SU1580350A1 (ru) 1988-09-07 1988-09-07 Устройство дл суммировани @ последовательных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884607843A SU1580350A1 (ru) 1988-09-07 1988-09-07 Устройство дл суммировани @ последовательных чисел

Publications (1)

Publication Number Publication Date
SU1580350A1 true SU1580350A1 (ru) 1990-07-23

Family

ID=21410435

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884607843A SU1580350A1 (ru) 1988-09-07 1988-09-07 Устройство дл суммировани @ последовательных чисел

Country Status (1)

Country Link
SU (1) SU1580350A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1242940, кл. G 06 F 7/62, 1984. Авторское свидетельство СССР № 959069, кл, G 06 F 7/50, 1980. *

Similar Documents

Publication Publication Date Title
SU1580350A1 (ru) Устройство дл суммировани @ последовательных чисел
SU1683008A1 (ru) Устройство дл суммировани @ последовательных чисел
SU1287262A1 (ru) Формирователь импульсов
SU1647903A2 (ru) Преобразователь кода в период повторени импульсов
SU1624699A1 (ru) Преобразователь кода системы остаточных классов в позиционный код
SU1274159A1 (ru) Преобразователь параллельного кода в последовательный
SU1511851A1 (ru) Устройство дл синхронизации импульсов
SU790220A1 (ru) Устройство задержки импульсов
SU1596444A1 (ru) Цифровой умножитель частоты
SU1575174A1 (ru) Устройство дл умножени двух @ -разр дных чисел
SU1298831A1 (ru) Умножитель частоты следовани импульсов
SU1314447A1 (ru) Устройство дл формировани пачек импульсов
SU1361527A1 (ru) Распределитель импульсов
SU1347184A1 (ru) Делитель частоты с дробным коэффициентом делени
SU1215168A1 (ru) Цифровой накопитель импульсных сигналов
SU1580290A1 (ru) Измерительное устройство дл первичного преобразовани
SU1182454A1 (ru) Устройство управлени источником сейсмических волн
SU1636842A1 (ru) Устройство дл вычислени сумм произведений
SU1211878A1 (ru) Управл емый делитель частоты следовани импульсов
SU1649659A1 (ru) Делитель частоты с программируемым коэффициентом делени
SU1370783A1 (ru) Перестраиваемый делитель частоты следовани импульсов
SU849468A1 (ru) Пересчетное устройство
SU1665382A1 (ru) Устройство дл вычислени математических функций
SU1350486A1 (ru) Преобразователь перемещени в последовательность импульсов
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный