SU1591025A1 - Устройство для управления выборкой блоков памяти - Google Patents
Устройство для управления выборкой блоков памяти Download PDFInfo
- Publication number
- SU1591025A1 SU1591025A1 SU884603357A SU4603357A SU1591025A1 SU 1591025 A1 SU1591025 A1 SU 1591025A1 SU 884603357 A SU884603357 A SU 884603357A SU 4603357 A SU4603357 A SU 4603357A SU 1591025 A1 SU1591025 A1 SU 1591025A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- group
- counter
- register
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
Изобретение относится к области
вычислительной техники и может быть использовано в системах памяти, использующих реконфигурацию отказавших элементов. Целью изобретения является повышение надежности. Устройство содержит группу двухпозиционных переключателей 1, счетчики 2, 3, дешифратор 4, коммутатор 5, группу регистров 6, группу схем 7 сравнения, регистр 8, выходы 9 выборки блоков памяти группы, адресный вход 10, вход 11 начальной установки и синхровход 1 2 устроства. Поставленная цель, достигается введением новых элементов и связей. 2 ил.
5201691 ПЗ
3
1591025
4
Изобретение относится к вычислительной технике и может быть исполь- ( зовано в системах памяти, использующих реконфигурацию отказавших элементов.
Целью изобретения является повышение надежности.
На фиг.1 представлена функциональная схема предлагаемого устройства; на фиг.2 - временная диаграмма работы устройства.
Устройство содержит группу двухпозиционных переключателей Г, счетчики 2 и 3, дешифратор 4, коммутатор 5, группу регистров 6, группу схем 7 сравнения, регистр 8, выходы 9 выборки блоков памяти группы, адресный вход 10 устройства, вход
11 начальной установки и синхровход
12 устройства.
На фиг.2 приняты следующие обозначения: а - синхроимпульсы СИ, поступающие по синхровходу 12 устройства, б - выход младшего разряда счетчика 2, в - выход переполнения счетчика 2, г-е - соответственно первый, второй и последний выходы дешифратора 4, ж-и - соответственно первый, второй и последний выходы регистра 8, к - выход коммутатора 5, л - выход младшего разряда счетчика 3, м-о — соответственно состояния первого, второго и последнего из регистров 6, п - поступление адресов блоков памяти на вход 10 устройства, р - сигналы на выходах , 9 устройства.
Устройство работает следующим образом.
Отключение блоков памяти задается установкой соответствующих переключателей 1 в состояние "0". По входу 12 на счетчик 2 поступают синхроимпульсы (фиг.2а), по которым счетчик
• модифицируется (фиг.26). По сигналу переполнения счетчика (фиг.2в) со. стояние переключателей заносится в регистр 8 (фиг.2ж-и), а счетчик 3 обнуляется. По состоянию счетчика 2 коммутатор 5 производит последовательный опрос состояния выходных разрядов регистра 8, При этом счетчик 2 модифицируется по положительному
. фронту синхроимпульса, а очередной7 разряд регистра 8 подключается к счетному входу счетчика 3 по уровню "О" синхроимпульса, а при уровне "1" синхроимпульса выход коммутатора
10
15
20
35
25
30
блокируется (фиг.2к). Тем самым счетчик 3 инкрементируется в очередной раз при уровне "1" очередного разряда регистра 8 (фиг.2л).
Одновременно по состоянию счетчика 2 дешифратор 4 вырабатывает импульсы записи в соответствующие каждому переключателю регистры 6 текущего состояния счетчика 3 (фиг.2г-е). Начальная установка регистров 6 задается сигналом по входу 11. Состояние "0" разрядов регистра 8 блокирует запись в соответствующие регистры
6. Так в регистры, соответствующие включенным блокам памяти, заносятся последовательно присваемые этим блокам адреса, начиная с адреса "1" (фиг.2м-о). В случае, если включены все блоки памяти, последнему из этих блоков присваивается адрес "0"
(фиг.2о).
По окончании опроса счетчик 2 вырабатывает сигнал переполнения и в регистр 8 вновь заносится состояние переключателей 1, которое за время опроса может быть изменено. Затем адресация включенных блоков памяти начинается вновь.
По входу 10 в устройство синхронно сигналам с синхровхода 12 поступают адреса выбираемых блоков (фиг.2п).
При совпадении кода поступившего адреса с кодом условного адреса на одном из регистров 6 и по уровню "0” синхросигнала с входа 12 с выхода соответствующей схемы 7 (с выхода 9) поступает сигнал выборки (фиг.2р) блока памяти.
40
45
50
55
Claims (1)
- Формула изобретения Устройство для управления выборкой блоков памяти, содержащее два с учетчика, дешифратор, коммутатор, группу регистров и группу схем сравнения, причем выход К-й схемы сравнения группы подключен к К-му выходу выборки блоков памяти группы (К == 1,...,14), где М - количество обслуживаемых блоков памяти), адресный вход устройства подключен к первому информационному входу К-й схемы сравнения группы, второй информационный вход которой подключен к выходу К-го регистра группы, вход установки в "0" и информационный вход которого подключены соответственно к входу начальной установки устройства ик выходу первого счетчика, синхровход5159которого подключен к выходу коммутатора, адресный вход которого подключен к выходу второго счетчика и к входу дешифратора, синхровход устройства подключен к синхровходу второго счетчика, отличающееся тем, что, с целью повышения надежности, в него введен регистр, причем К-й разряд информационного входа регистра подключен к входу признака готовности к работе соответствующего блока памяти устройства, К-й разряд выхода регистра подключен соответ1025 «ственно к К-му информационному входу коммутатора, входу разрешения записи К-го регистра группы и к первому стро бирующему входу К-й схемы сравнения группы, К-й выход дешифратора подключен к синхровходу К-го регистра группы, выход переполнения второго счетчика подключен к синхровходу регистра и к входу установки в "О" первого счетчика, синхровход устройства подключен к стробирующему входу коммутатора и к вторым стробирующим входам схем сравнения группы.10Фаг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884603357A SU1591025A1 (ru) | 1988-11-09 | 1988-11-09 | Устройство для управления выборкой блоков памяти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884603357A SU1591025A1 (ru) | 1988-11-09 | 1988-11-09 | Устройство для управления выборкой блоков памяти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1591025A1 true SU1591025A1 (ru) | 1990-09-07 |
Family
ID=21408479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884603357A SU1591025A1 (ru) | 1988-11-09 | 1988-11-09 | Устройство для управления выборкой блоков памяти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1591025A1 (ru) |
-
1988
- 1988-11-09 SU SU884603357A patent/SU1591025A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1591025A1 (ru) | Устройство для управления выборкой блоков памяти | |
SU1130860A1 (ru) | Устройство дл делени | |
SU1062683A1 (ru) | Устройство дл ввода информации | |
SU1310822A1 (ru) | Устройство дл определени старшего значащего разр да | |
SU738177A1 (ru) | Счетчик на кольцевом регистре | |
SU746901A1 (ru) | Селектор импульсов | |
SU913359A1 (ru) | Устройство для сопряжения 1 | |
SU1591010A1 (ru) | Цифровой интегратор | |
SU1108438A1 (ru) | Устройство дл определени экстремального числа | |
SU1589288A1 (ru) | Устройство дл выполнени логических операций | |
SU1291994A1 (ru) | Устройство дл сопр жени вычислительной машины с каналом св зи | |
SU1126953A1 (ru) | Устройство управлени | |
SU1049910A2 (ru) | Устройство дл определени старшего значащего разр да | |
SU1200272A1 (ru) | Устройство дл ввода информации | |
SU1672430A1 (ru) | Устройство дл ввода - вывода информации | |
SU1388863A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
SU1418927A1 (ru) | Преобразователь телевизионного стандарта | |
SU1100623A1 (ru) | Устройство дл распределени заданий вычислительной системе | |
SU1103218A1 (ru) | Селекторный канал | |
SU1054895A1 (ru) | Устройство дл формировани последовательностей временных интервалов | |
SU1160561A1 (ru) | ТРОИЧНЫЙ РЕВЕРСИВНЫЙ СЧЕТЧИК импульсов | |
SU731592A1 (ru) | Распределитель импульсов | |
SU1702382A1 (ru) | Устройство дл ввода информации | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1109732A1 (ru) | Устройство дл ввода информации |