SU1283769A1 - Device for checking logic units - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано , в частности, в автоматизированных системах контрол  ра- диоэлектрон юй аппаратуры, а также в устройствах автоматики и телемеханики . Цель изобретени  - повышение быстродействи  контрол . Сущность изобретени  состоит в том, что в устройство, содержащее регистр сдвига, генератор тактовых импульсов , два элемента И, двоичный счетчик, блок индикации, триггер, дополнительно введены блок пам ти, второй триггер, формирователь импульсов . Устройство позвол ет нар - ду с контролем неисправностей логических блоков осуществить режим запоминани  отказавших блоков тестируемого устройства. 2 ил.The invention relates to computer technology and can be used, in particular, in automated systems for controlling radio electronic equipment, as well as in automation and telemechanics devices. The purpose of the invention is to increase the speed of control. The essence of the invention is that a device containing a shift register, a clock generator, two AND elements, a binary counter, a display unit, a trigger, a memory block, a second trigger, and a pulse shaper are added. The device allows, along with the control of faults in logic blocks, to carry out the storage mode of the failed blocks of the device under test. 2 Il.

Description

Изобретеш е относитс  к вычислительной технике и может быть использовано , в частности, в автоматизированных системах контрол  радиоэлектронной аппаратуры, а также в устройствах автоматики и телемеханики ,The invention relates to computing technology and can be used, in particular, in automated systems for controlling radioelectronic equipment, as well as in automation and remote control devices,

Цель изобретени  - повышение быстродействи  контрол  путем вы влени  каждого отказавшего блока без осуществлени  повторного запуска и пгрекоммутации,The purpose of the invention is to increase the control speed by detecting each failed unit without restarting and commutation,

На фиг, 1 показана структурна  схема устройства дл  контрол  логических блоков; на фиг. 2 - временна диаграмма работы устройства.FIG. 1 shows a block diagram of a device for controlling logical blocks; in fig. 2 - time diagram of the device.

Устройство содержит регистр 1 сдвига, генератор 2 тактовых импульсов , элементы И 3 и 4, двоичньй счетчик 5, блок 6 индикации, триггер 7, блок 8 пам ти, формирователь 9 импульсов, второй триггер 10, вхо II сброса. Позици ми 12-15 обозначены сигналы на выходах элементов устройства.The device contains a shift register 1, a generator of 2 clock pulses, elements 3 and 4, a binary counter 5, a display unit 6, a trigger 7, a memory block 8, a pulse driver 9, a second trigger 10, and a second reset II. Positions 12-15 denote signals at the outputs of the elements of the device.

Устройство работает следующим образом.The device works as follows.

При отсутствии команды Контроль напр жение О подаетс  на вход элемента И 3, На вход информа1Ц1и блока пам ти 8 при этом подаетс  О, Отсутствие команды контроль ставит пр мой выход второго триггера 1 в О, отключа  блок индикации и определ   дл  блока 8 пам ти режим записи. При нажатии кнопки Сброс по входу 11 происходит обнуление регистра 1 сдвига и установка выхода первого триггера 7 в 1, котора  разрешает прохождение строби- рующего сигнала через вторую схему И 4 на тактирующий вход двоичного счетчика 5, По переднему фронту поступающего сигнала, т,е, переходу из низкого уровн  в высокий, двоичный счетчик 5 мен ет свое состо ние , которое определ ет адрес  чеек блока 8 пам ти. Запись в блок 8 пам ти осуществл етс  низким уровнем сигнала, поступающего с выхода генератора 2 тактовых импульсов на первый управл ющий вход блока 8 пам ти . Блок пам ти 8 прописываетс  значением ноль до пор, пока не поступает команда Контроль (1), По этой команде формирователь импульса 9 ИЗ фронта управл ющего сигнала устройства формирует импульсIn the absence of the Monitoring command, the voltage O is supplied to the input of the element 3, the information of the memory 1 of the memory block 8 is supplied O, the absence of the control command sets the direct output of the second trigger 1 to 0, turning off the display unit and determining the memory for the memory 8 records Pressing the Reset button on input 11 clears the shift register 1 and sets the output of the first trigger 7 to 1, which allows the strobe signal to pass through the second AND 4 circuit to the clock input of the binary counter 5, On the leading edge of the incoming signal, t, e, the transition from low to high, binary counter 5 changes its state, which determines the cell address of memory block 8. The recording in the memory block 8 is performed by the low level of the signal coming from the generator output of 2 clock pulses to the first control input of the memory block 8. The memory block 8 is registered with the value zero until the control command (1) arrives. By this command, the pulse shaper 9 FROM the front of the control signal of the device generates a pulse

15, которы11 обттул ет двоич1п 1Й счетчик 5, записывает входную информацию в ретттстр I сдвиг а и синхронизирует генератор 2 тактовых импульсов с поступлением команды Контроль , Это необходимо сделать, что- i бы исключить остатки импульса, поступающего с генератора 2 тактовых импульсов в момент прихода фронта сигналов Контроль 14, На нулевом входе второго триггера 10 устанавливаетс  1, Сигналом О на входе двоичного счетчика 5 и генератора 2 тактовых импульсов осущестап етс  сброс с учетом задержек,15, which pushes the binary counter 1, counter 5, writes the input information to the retransfer I shift a and synchronizes the generator of 2 clock pulses with the arrival of the control command. This must be done to eliminate the remnants of the pulse coming from the clock generator 2 clock pulses the edge of the signals Control 14, At the zero input of the second trigger 10 is set 1, Signal O at the input of the binary counter 5 and the generator 2 clock pulses reset, taking into account delays,

вносимых элементом И 4. Переход сигнала 15 из низкого в высокий осуществл етс  занесение информации в регистр 1 сдвига. Далее осуществл етс  повторна  запись в  чейки блока 8 пам ти той информшдии, котора  была занесена в регистр 1 сдвига. Когда двоичный счетчик досчитывает до конца, т,е, прописывает все  чейки пам ти (количество которых равно числу контролируемых логических блоков ), на его управл ющем выходе Переполнение по вл етс  сигнал 1, котора  устанавливает второй триггерintroduced by element 4. The transition of signal 15 from low to high is the entry of information into shift register 1. The next step is to rewrite the cells of the memory block 8 of the information board, which has been entered into the shift register 1. When the binary counter reads to the end, that is, it writes all the memory cells (the number of which is equal to the number of controlled logical blocks), at its control output the overflow appears signal 1, which sets the second trigger

в единицу, перевод  блок 8 пам ти в режим считывани  и включа  блок 6 индикации, С инверсного выхода второго триггера 10 сигнал О поступает на установочный вход первого триггера 7, В момент, когда с блока 8 пам ти считываетс  1 на тактирующем входе первого триггера 7 по вл етс  фронт, который устанавливает его выход в О, блокиру  прохождение синхросигнала на вход двоичного счетчика. Блок индикации покажет номер перрого неисправного блока. При нажатии кнопки Сброс процедура чтени  повтор етс  до техinto a unit, switching the memory block 8 to the read mode and including the display block 6, the inverted output of the second trigger 10, the signal O arrives at the setup input of the first trigger 7, at the moment when the memory 8 reads 1 at the clock input of the first trigger 7 a front appears, which sets its output to O, blocking the passage of a clock signal to the input of a binary counter. The display unit will show the number of the first defective unit. When you press the Reset button, the reading procedure is repeated until

пор, пока снова не встретитс  в 6j:o- ке 8 пам ти 1, указывающа  номер второго неисправного блока и т.д.until it appears again in 6j: o-ka 8 of memory 1, indicating the number of the second faulty block, etc.

Claims (1)

Формула изобретени Invention Formula Устройство дл  контрол  логических блоков, содержащее регистр сдвига , генератрр тактовых импульсов, два элемента И, двоичный счетчик, блок индикации, триггер, причемA device for controlling logical blocks, comprising a shift register, a clock pulse generator, two AND elements, a binary counter, a display unit, a trigger, and группа информационных входов регистра сдвига  вл етс  группой информационных: входов устройства дл  подключени  к группе выходов контролиthe group of informational inputs of the shift register is a group of informational: device inputs for connection to the group of outputs of the control Фиг.11 1212 13 13 Записб Zapisib W 75W 75 КочгтгрО/ ьKochgtgrO / s Фиг 2Fig 2 {Обнуление дВоичного счетчика 5{Reset DVA 5 S Занесение i/ндуорма- в регистр 1S Entering i / nduorma- in register 1 I Синкронизаци/t генератора 2I syncronization / t generator 2