SU1091205A1 - Position encoder - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий фазовращатель, выход которого подключен к первому входу фазового детектора, выход которого через фильтр подключен к одному входу нуль-органа, выход которого .подключен к входам сложени  и вычитани  реверсивного счетчика, выходы младших разр дов реверсивного счет и на подключены к одним входам блока сравнени , генератор импульсов, под люченный к счетчику, выходы младиих разр дов которого подключены к другим входам блока сравнени ,и выходы старших (n-l) и п разр дов реверсивного счетчика подключены к первым и вторым. входам формировател  П1ИМ-сигналов, выходы которого через усилители мощ .ности подключены к входам фазовращател , отличающийс  тем, что, с целью упрощени  преобразовател , выходы старших (п-1) и п разр дов счетчика и вькод генератора импульсов подключены соответственно к третьим и четвертому входам формировател  и(ИМ-сигналов, а выход ni-rn разр да счетчика подключен к другому входу нуль-органа, выход п разр да счетчика че1)ез фильтр подключен к второму входу фазового детектора. (Л 2. Преобразователь по п. 1, о т л и ч а ю D и и с   тем, что формирователь Ш№ -сигнапов выполнен из четырех коммутаторов, попарно подключенных к установочным входам двух триггеров, а каждый из коммутаторов содержит последовательно соединенные дешифратор и логический элемент ЗИсо ю 4ПЛИ.1. A MOVEMENT CONVERTER TO A CODE containing a phase shifter, the output of which is connected to the first input of the phase detector, the output of which through a filter is connected to one input of a zero body, the output of which is connected to the addition and subtraction inputs of the reversible counter, the outputs of the lower reversing counter, and are connected to the same inputs of the comparison unit, the pulse generator connected to the counter, whose output bits are connected to the other inputs of the comparison unit, and the outputs of the higher (nl) and n bits of the reversible counter ka connected to the first and second. the inputs of the P1IM signal generator, the outputs of which are connected via power amplifiers to the inputs of the phase shifter, characterized in that, in order to simplify the converter, the outputs of the high (n-1) and n bits of the counter and the pulse generator are connected to the third and fourth, respectively the inputs of the imager and (IM signals, and the output of the ni-rn counter discharge is connected to another input of the zero-organ, the output n discharge counter of 1) without a filter connected to the second input of the phase detector. (L 2. The converter according to claim 1, which is D and also because the driver of the NR-signals is made of four switches, connected in pairs to the installation inputs of two triggers, and each of the switches contains serially connected decoder and the logical element of the ZYyu 4PLI.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в цифровых след щих системах цифрового управлени  угловыми и линейными перемещени ми рабочнх органов различных механизмов. Известен преобразователь угла поворота вала в код5 содержащий генератор опорного напр жени , выход которого подключен к синусно-косинусноьгу датчику угла, вьгход которого подключен к ОДН1Ш входам первого и второго операционных усилителейз выходы операционных усилителей подключены к входам суммирующего усилител  и к од ним входам первого и второго функциональных цифро-аналоговых преобразователей (ФЦЛП) , другие входь ФЦАП соединены с выходами разр дов реверсивного счетчика, а выходы первого и второго ФЦЛП подключены к другим вхо дам перБого и второго операционьшгх усилителей соответственно,, выходь суммирующего усилител  и генератора опорного напр жени  подключены к ана логовому умножителю, выход которого через фильтр подключен к генератору управл емой частоты и дискриминатору выходы которых подключены к входа1Ч реверсивного счетчика ClJ. Недостатками данного преобразовател   вл ютс  сложность и невысока  точность о Наиболее близким к предлагаемому  вл етс  преобразователь перемеп5ени}з в код содержащий фазовращатель,, выход которого подключен к фазовому детектору, выход последнего подключе к одному входу нуль-органаJ выход кс торого подключен .к входам сложени  v зь;ч тани  реверсивного счетчика, выходы младших разр дов реверсивного счетчика подключень к одним входам блока сравнени , генератор импульсов подключенный к счетчику, выходы млад ших разр дов которого подключены к другим входам блока сравнени , вькоды блока сравнени  и выходы старнгих (п и п разр дов реверсивного счетчика подключены к первьм и вторым входам формировател  ШИМ-сигналов вьосоды ко торого через усилители мощности подключены к входам фазовращател  5 выходы разр дов реверсивного счетчика через первый и второй дeш rфpaтopы подключены к у станов очньи вxoдa f триттера , выходы которого подключены к трг.|ТЬИМ входам формировател  11№ -гигиалов и к управл ющим входам реверсивного счетчика С 2 , едостатком известного преобразовател   вл етс  егп сложность. Цель изобретени  - упрощение преобразовател . Поставленна  цель достигаетс  тем, что в преобразователе перемещени  в код 5 содержащем фазоврал(атель, выход которого подключен к первому входу фазового детектора 5 выход которого через фильтр подключен к одному входу нуль-органа, выход которого подключен к входам сложени  и вычитани  реверсивного счетчика, выходы младщих разр дов реверсивного счетчика подключены к одним входам блока сравнени , генератор импульсов, подключенный к счетчику, вьпходы младших разр дов которого подключены к другим входам блока сравнени , выходы блока сравнений и выходы старщих (n-l) и п разр дов реверсивного счетчика подключены к первым и вторьм входам формировател  01Ш-сигналов, выходы которого через усилители мощности подключены к входам фазовращател , выходы старших () и п разр дов счетчика и выход генератора импульсов подключены соответственно к третьим и четвертому входам формировател  НИМ-сигналов , а выход n+m разр да счетчика подключен к другому входу нуль-органа , выход п разр да счетчика через фильтр подключен к второму входу фазового детектора. При этом формирователь 1 ИМ-сигна-. лов выполнен из четьгрех коммутаторов у попарно подключенных к установочным входам двух триггеров, каждый из коммутаторов содержит последовательно соединенные дещифратор и логический элемент ЗИ-4ИЛИ. На фиг, 1 представлена структурна  схема преобразовател ; на фиг. 2 то же5 коммутатора; на фиг, 3 - таблица , иллюстрирующа  логику работы формировател  ШИМ-сигналов, Преобразователь содержит последовательно соединенные генератор импульсов и суммирующий счетчик 2, выходы )-х младших разр дов которого подключены к одн1-ш входам блока оразр дного сравнени  кодов, раздеенного на блоки 3 и 4, реверсивный -разр дный счетч1 к 5, пр мые выхоы (п-2)-х младщих разр дов которого одклвдче ш к другим входам блока 3 31 сравнени  кодов, а инверсные выходы к другим входам блока 4 сравнени  кодов , формировател  llll-IM-сигналов, состо щего из коммутаторов 6-9, тактирующие входы которых соединены с инверсным выходом гнератора 1, управл ющие входы - с выходами п-х и (n-l)-x разр дов счетчиков 2 и 5, а информационные входы - с выходами бло ков 3 и 4 сравнени  кодов, триггеров 10 и 11, установочные входы которых соединены с выходами коммутаторов 6-9, а выходы соединены с входами усилителей 12 и 13 мощности, выходы которых соединены с фазовращателем, состо щим из источников 14 и 15 излу чени , оптически св занных через четырехфазное растровое сопр жение 16 с приемниками 17 излучени , подключе ными через сумма-разностньш блок 18 к одному входу фазового детектора, состо щего из блока 9 сравнени  фаз второй вход которого через фильтр 20 соединен с выходом п-го разр да суммирующего счетчика 2, а выход через последовательно соединенные фильтр 2 нижних частот подключен к одному вхо ду нуль-органа 22, другой вход которого соединен с выходом (п-(-т)-го старшего разр да суммирующего счетчи ка 2, а выходы подключены к входам реверсивного счетчика 5. Каждый из коммутаторов 6-9 (фиг. состоит из дещиЛратора 23 и логического элемента ЗИ-4ИЛИ 24, Преобразователь работает следующим образом. Генератор 1 импульсов, работа  не прерывно, заполн ет суммирующий счет чик 2 пр моугольными импульсами,кото рые с первых выходов счетчика поступают с (п-2)-х младших разр дов на входы блокон 3 и 4 сравнени  кодов, с (n-l)-ro и n-1o старших разр дов на первые два управл ющих входа коммутатора 6-9, с п-го старшего разр д на вход фильтра 20, с ()-го старшего разр да на тактирующий вход нул органа 22. На другие входы блоков 3 и 4 срав нени  кодов соответственно поступают пр мой и инверсный коды с (п-2)-х младших разр дов реверсивного счетчи ка 5. С выходов (п-1)-го и п-го стар ших разр дов реверсивного счетчика 5 код подаетс  на вторые два управл ющих входа коммутаторов 6-9, 5 Поскольку cyhfMHpyKiiiiHH счетчик 2 непрерывно производит подсчет импульсов генератора 1, следующих с посто нной частотой FJ-, , то код счетчика 2 измен етс  пропорционально времени с частотой Ffj, В моменты времени, когда код (п-2)х младтих разр дов суммирующего счетчика 2 сравниваетс  с пр мым и инверсньм кодами (п-2)-х мпадпих разр дов реверсивного счетчика 5, соответственно на выходах блоков 3 и 4 сравнени  кодов возникают единичные импульсы, которые поступают на информационные входы коммутаторов 6-9. Выходы коммутаторов 6 и 8 подключены соответственно к входам установки в единицу триггеров 10 и 11, а выходы ко мутаторов 7 и 9 подключены к входам их установки в нуль. В зависимости от значени  кодов (n-l)-ro и п-го старших разр дов счетчиков 2 и5 выходные импульсы блоков 3 и 4 сравнени  кодов проход т через соответствующие коммутаторы и устанавливают триггеры 10 и 11 либо в нуль, либо в единРП1у. Дл  исключени  вли ни  переходник процессов при установке уровн  сигналов в счетчиках 2 и 5 и блоках 3 и 4 сравнени  кодов выходные импульсы коммутаторов 6-9 стробируютс  импульсами С-, генератора 1 , в результате чего с едннич 1ых выходов триггеров 10 и 11 снимаютс  11№1-сигналы, первые гармоники которых 1меют вид Ug si р. Sujcosoit; U СО5 0 jy cosurt; где u.i Fj -- - частота следовани  выходных импульсов п-го разр да счетчика 2; 6. - цибровое значение пространственной фазы растрового сопр жени  16 {формируетс  на выходе счетчика 5). . ШШ-сигналы триггеров 10 и П через усилители 12 и 13 мощности подаютс  на входы источников 14 и 15 излучени . Потоки излучени  источников, пройд  через растровые сопр жени  16, поступают на входшле зрачки приемников 17 излучени , выходные сигналы которых имеют вид: К . si пем(ит cos6) -cosun:; Uj, s i п6(1-m-со5б) -cosujt;The invention relates to automation and computer technology and can be used in digital tracking digital systems for controlling angular and linear movements of working bodies of various mechanisms. A known converter of shaft rotation to code 5 contains a voltage generator, the output of which is connected to a sine-cosine angle sensor, whose input is connected to ONN1Sh inputs of the first and second operational amplifiers, outputs of operational amplifiers are connected to the inputs of the summing amplifier and to one of the first and second inputs functional digital-to-analog converters (FCLP), the other inputs of the FTsAP are connected to the outputs of the bits of the reversible counter, and the outputs of the first and second FTLC are connected to other inputs Perbogo and second operational amplifiers, respectively, the output of the summing amplifier and the reference voltage generator are connected to an analog multiplier, the output of which through a filter is connected to a controlled frequency generator and a discriminator whose outputs are connected to input1 of a reversing counter ClJ. The disadvantages of this converter are the complexity and low accuracy. The closest to the proposed one is a converter in a code containing a phase shifter, the output of which is connected to the phase detector, the output of the latter is connected to one input zero-zero and the output is connected to the addition inputs v zh; ch tani reversive counter, the outputs of the lower bits of the reversible counter connected to the same inputs of the comparison unit, the pulse generator connected to the counter, the outputs of the lower bits of which are Adjacent to the other inputs of the comparison unit, the codes of the comparison unit and the outputs of the old ones (the n and n bits of the reversible counter are connected to the first and second inputs of the PWM signal generator of which, through power amplifiers, are connected to the inputs of the phase shifter 5, the outputs of the reversible counter through the first and The second desks are connected to the stations of the fritter input, the outputs of which are connected to the trg. | BLACK inputs of the 11N-hygler shaper and to the control inputs of the C 2 reversible counter is an efp complexity. The purpose of the invention is to simplify the converter. The goal is achieved by the fact that in the displacement transducer to code 5 containing the phaser, the output of which is connected to the first input of the phase detector 5 whose output through the filter is connected to one input of the zero-body whose output is connected to the addition and subtraction inputs of the reversible counter, the outputs the low bits of the reversible counter are connected to one input of the comparison unit, the pulse generator connected to the counter, the inputs of the low-order bits of which are connected to other inputs of the comparison block, the output of the block The outputs and outputs of the senior (nl) and n bits of the reversible counter are connected to the first and second inputs of the 01S-shaper, the outputs of which through the power amplifiers are connected to the inputs of the phase shifter, the high () and n bits of the counter and the output of the pulse generator are connected respectively to the third and fourth inputs of the driver of the NIM-signals, and the output of the n + m discharge of the counter is connected to another input of the zero-organ, the output n of the counter discharge through the filter is connected to the second input of the phase detector. In this case, the shaper 1 IM-signal-. The catch is made of four switches in pairs of two flip-flops connected to the installation inputs, each switch contains a series-connected decryptor and a logical element ZI-4IL. FIG. 1 is a block diagram of a converter; in fig. 2 same 5 switches; Fig. 3 is a table illustrating the operation logic of a PWM signal generator. The converter contains series-connected pulse generator and summing counter 2, the outputs of which) lower-order bits are connected to one-sh inputs of a block of code comparison compared to blocks 3 and 4, reversible -disable counting to 5, direct outputs (p-2) of lower-order bits that are separately to the other inputs of the comparison block 3 31, and inverse outputs to the other inputs of the code comparison block 4, the former llll- IM signals consisting of comm 6-9, clock inputs of which are connected to inverter 1 output of the controller, control inputs to the outputs of the n-th and (nl) -x bits of counters 2 and 5, and information inputs to outputs of blocks 3 and 4 of the code comparison flip-flops 10 and 11, the installation inputs of which are connected to the outputs of switches 6-9, and the outputs are connected to the inputs of power amplifiers 12 and 13, the outputs of which are connected to a phase shifter consisting of radiation sources 14 and 15 optically coupled through a four-phase raster interface 16 with radiation receivers 17, connected via a sum MA difference unit 18 to one input of a phase detector consisting of phase comparison unit 9 a second input of which is connected via filter 20 to the output of the n-th bit of summing counter 2, and the output through series-connected low pass filter 2 is connected to one input zero-body 22, the other input of which is connected to the output of (n - (- m) -th most significant bit of summing counter 2, and the outputs are connected to the inputs of the reversing counter 5. Each of the switches 6-9 (FIG. consists of the detector 23 and the logical element ZI-4ILI 24, the Converter operates as follows. Pulse generator 1, operation is continuous, fills the summing counter with 2 rectangular pulses, which from the first outputs of the counter come from (n-2) to low-order bits to the inputs of block 3 and 4 code comparisons, from (nl) - ro and n-1o most significant bits to the first two control inputs of the switch 6-9, from the n-th most significant bit to the input of the filter 20, from () th high-order bit to the clock input zero of the body 22. To the other inputs of the blocks Figures 3 and 4 compare the codes, respectively, the direct and inverse codes of the c (p-2) th minor bits of the reversing counter 5. From the outputs of the (p-1) -th and The 5th most significant bits of the reversible counter 5 code is fed to the second two control inputs of the switches 6-9, 5 As the cyhfMHpyKiiiiHH counter 2 continuously counts the generator 1 pulses, which follow the constant frequency FJ-, the counter 2 code changes in proportion to the time with the frequency Ffj, At the moments of time when the code (p-2) x young bits of the summing counter 2 is compared with the direct and inverse codes of the (p-2) -mpp bits of the reversible counter 5, respectively, at the outputs of blocks 3 and 4 comparisons of codes, a single impulse occurs. s that arrive at the information inputs of the switches 6-9. The outputs of the switches 6 and 8 are connected respectively to the inputs of the installation in unit triggers 10 and 11, and the outputs of the switches 7 and 9 are connected to the inputs of their installation to zero. Depending on the value of the codes (n-l) -ro and the n-th most significant bits of the counters 2 and 5, the output pulses of blocks 3 and 4 of the comparison codes pass through the corresponding switches and set the triggers 10 and 11 either to zero or to one F-1. To eliminate the effect of the process adapter, when setting the signal level in counters 2 and 5 and blocks 3 and 4 of the code comparison, the output pulses of the switches 6-9 are gated with the pulses of the C-, generator 1, resulting in the removal of the first outputs of the 10 and 11 triggers from 11 1-signals, the first harmonics of which 1 have the form Ug si p. Sujcosoit; U СО5 0 jy cosurt; where u.i Fj - is the frequency of the output pulses of the nth discharge of counter 2; 6. - the digital value of the spatial phase of the raster conjugation 16 {is formed at the output of the counter 5). . The SHS signals of the flip-flops 10 and P are fed through the power amplifiers 12 and 13 to the inputs of the radiation sources 14 and 15. The radiation fluxes of the sources, passed through raster mates 16, arrive at the entrance pupils of the radiation receivers 17, the output signals of which are: K. si letters (it cos6) -cosun :; Uj, s i п6 (1-m-со5б) -cosujt;

и,. cosв(Urn.sine) .cosoJt;and,. cosв (Urn.sine) .cosoJt;

l j KCOse(1-ni .sine)-costtjt, где К - коэффициент, учитывающий коэффициенты передачи триг«еров 10 и 1 1 усилителе{| 2 и 3 мощности, источников 14 и 15 излучени , растровых сопр жений 16 и приемников 17 излучени }l j KCOse (1-ni .sine) -costtjt, where K is a coefficient that takes into account the transfer coefficients of the trigger 10 and 1 1 amplifiers {| 2 and 3 power sources 14 and 15 radiation, raster mates 16 and radiation receivers 17

m - коэффициент модул ции растрового сопр жени  16.m is the modulation ratio of raster conjugation 16.

Сигналы приемников 17 излучени  алгебраически суммируютс  и масштабируютс  сумма-разностным блоком 18 и поступают в виде результирующего сигнала 5 п (6ц -Ю cosujt на вход блока 19 на другой вход которого подаетс  с фильтра 20 опорный сигнал несущей частоты cosuJt. Посто нна  составл юща  выходногоThe signals of the radiation receivers 17 are algebraically summed and scaled by the sum-difference unit 18 and are received as a result signal 5 n (6 c – h cosujt to the input of block 19 to another input which is fed from filter 20 to the reference signal cosuJt. Constant output component

сигнала блока 19 вида sin(0(-e) поступает через фильтр 21 нижних частот на вход нуль-органа 22.The signal of the block 19 of the form sin (0 (-e) is fed through the low-pass filter 21 to the input of the zero-body 22.

Пока входное напр жение нуль-органа 22 превьппает величину его порогаWhile the input voltage of the null organ 22 exceeds the value of its threshold

срабатывани , тактирующие сигналы сtriggering clocking signals with

F..частотой - jvMVf с выхода старшего разF..frequency - jvMVf from the output of the senior time

р да суммирующего счетчика 2 проход т на вычитающий либо на суммирующий входы реверсивного счетчика 5 в зависимости от знака выходного напр жени  нуль-органа 12.A row of summing counter 2 is passed to the subtracting or to the summing inputs of the reversible counter 5, depending on the sign of the output voltage of the zero-body 12.

Когда выходное напр жение нуль-органа 22 станет нулевым, наступит режим равновеси  и измер ема  фаза станет равной 0 « точностью младтего разр да реверсивного счетчика 5.When the output voltage of the zero-body 22 becomes zero, the equilibrium mode will occur and the measured phase will become equal to 0 "accuracy of the second discharge of the reversible counter 5.

Блоки 3, 4, 6, 7, 8, 9, 10, П , 12 и I3 преобразовател  осуществл ющие функционаональное цифро-аналоговое преобразование кода реверсивного счетчика 5 в амплитуды первых гармоник напр жений, запитывающих источники 14 и 15 излучений- по законам s t п в| и cos0, выполнены на дискретных элементах .Blocks 3, 4, 6, 7, 8, 9, 10, P, 12 and I3 of the converter carry out the functional digital-analog conversion of the code of the reversible counter 5 into the amplitudes of the first harmonics of the voltages feeding the sources of 14 and 15 radiation - according to the laws of st p in | and cos0, performed on discrete elements.

Аналоговые узлы 18-22 преобразовател  могут быть вьшолнены с помощью линейных интегральных схем, упрощающих устройство.Analog converter nodes 18-22 can be implemented using linear integrated circuits to simplify the device.

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий фазовращатель, выход которого подключен к первому входу фазового детектора, выход которого через фильтр подключен к одному входу нуль-органа, выход которого подключен к входам сложения и вычитания реверсивного счетчика, выходы младших разрядов реверсивного счетуи* ка подключены к одним входам блока сравнения, генератор импульсов, подключенный к счетчику, выходы младших разрядов которого подключены к другим входам блока сравнения,и выходы старших (п-1) и η разрядов реверсивного счетчика подключены к первым и вторым, входам формирователя ЩИМ-сигналов, выходы которого через усилители мощности подключены к входам фазовращателя, отличающийся тем, что, с целью упрощения преобразователя, выходы старших (п-1) и п разрядов счетчика и вых'од генератора импульсов подключены соответственно к третьим и четвертому входам формирователя ШИМ-сигналов, а выход n>m разряда счетчика подключен к другому входу нуль-органа, выход η разряда счетчика через фильтр подключен к второму входу фазового детектора.1. CONVERSION OF MOVING TO THE CODE containing a phase shifter, the output of which is connected to the first input of the phase detector, the output of which through the filter is connected to one input of the zero-organ, the output of which is connected to the inputs of addition and subtraction of the reverse counter, the outputs of the least significant bits of the reverse counter * are connected to one input of the comparison unit, the pulse generator connected to the counter, the outputs of the least significant bits of which are connected to other inputs of the comparison unit, and the outputs of the highest (p-1) and η bits of the reverse counter are connected to the first and second inputs of the SHIM-signal driver, the outputs of which are connected through power amplifiers to the inputs of the phase shifter, characterized in that, in order to simplify the converter, the outputs of the highest (p-1) and p bits of the counter and the output of the pulse generator are connected respectively, to the third and fourth inputs of the PWM signal driver, and the output n> m of the discharge of the counter is connected to another input of the zero-organ, the output η of the discharge of the counter through the filter is connected to the second input of the phase detector. 2. Преобразователь по π. 1, о т л и ч а ю щ и й с я тем, что формирователь П11!М-сигналов выполнен из четырех коммутаторов, попарно подклю- . ченных к установочным входам двух триггеров, а каждый из коммутаторов содержит последовательно соединенные дешифратор и логический элемент ЗИ4ПЛИ.2. The converter according to π. 1, due to the fact that the P11! M-signal shaper is made of four switches, I connect it in pairs. connected to the installation inputs of two triggers, and each of the switches contains a decryptor and a logical element ZI4PLI connected in series. SU „.1091205 >SU „.1091205> I 091205I 091205