Claims (2)
С Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам функционального Преобразовани электрических сигналов . Целью изобретени вл етс повышение точности интегрировани . На фиг.1 изображена структурна схема аналого-цифрового интегратора; на фиг.2 - эпюра, по сн юща его работу . Интегратор содержит цифроаналоговый преобразователь (ЦАП) 1,дзухпороговый элемент 2, счетчик 3,реверсивный счетчик 4, элемент ИЛИ 5, генератор тактовых импульсов 6,соединенные по приведенной схеме. Из эпюры (фиг.2) видно, что значени , входного сигнала умножаютс на текущие значени интервалов времени и при достижении их произведени некоторого порогового значени производитс отсчет равных единичных площадей . Ub, (t,),, (t2)bt2 ,..., -и,, (t;)At;,...,UB(tJ&t, Интеграл входного сигнала на заданном промежутке времени (0,t) равен сумме единичных площадей Uex;t;)-&t; или, в силу их равенства, количеств единичных площадей, где i 1, 2,.. Интегратор работает следующим об разом. На аналоговый вход ЦАП 1 подаетс интегрируемый сигнал, а на его цифр вой вход - кодовые значени интерва лов времени, формируемые на выходе (предварительно обнуленного) счетчи ка 3 при поступлении на его счетньй вход последовательности импульсов опорной частоты от генератора такто вых импульсов 6. На ЦДЦ 1 осуществл етс перемножение входного сигнала U на прира щение интервалов времени за счет циф рового управлени коэффициентом передачи ЦАП 1 кодами счетчика 2, В момент достижени выходного на пр жени ЦАП 1 положительного порога срабатывани (+UnQp) двухпорогового элемента 2 последний на первом выходе выдает импульс, соответствующий положительной единичной площади , которьм поступает на суммирующи вход реверсивного счетчика 4 и чере лемент ИЛИ 5 на вход сброса в О четчика 2. В случае отрицательного входного сигнала при достижении выходного напр жени ЦАП 1 отрицательного порога срабатывани ()двухпороговбго элемента 2, на его втором выходе формируетс импульс, соответствующий отрицательной единичной площади,которьш поступает на вычитающий вход реверсивного счетчика 4. Ири этом на каждом цикле счетчик 2 сбрасываетс в О, а в реверсивный счетчик 4 добавл етс плюс или минус единица и в нем осуществл етс суммирование импульсов, соответствующих положительным или отрицательным единичным площад м. Таким образом , код реверсивного счетчика-4 на калсдом цикле равн етс интегралу входного за предыдущие циклы. При использовании в качестве ЦАП 1 lp-разр дного иДП и опорной часто- . ты импульсов заполнени счетчика 2 f 10 Гц погрешность интегрировани сигналов составл ет пор дка 0,1%. Интегратор, кроме своего основного назначени , позвол ет производить, дискретизацию входных сигналов по единичным площад м с представлением информации в виде врем импульсной модул ции импульсов с выходов двухпорогового элемента и кодовой модул ции значени at-, получаемых с выхода счетчика The invention relates to automation and computing, in particular to devices for the functional conversion of electrical signals. The aim of the invention is to improve the accuracy of integration. Figure 1 shows the structural diagram of the analog-digital integrator; 2 is a diagram illustrating his work. The integrator contains a digital-to-analog converter (D / A converter) 1, a jog threshold element 2, a counter 3, a reversible counter 4, an OR 5 element, a clock pulse generator 6, connected according to the above scheme. From the plot (Fig. 2) it can be seen that the values of the input signal are multiplied by the current values of the time intervals and when their product reaches a certain threshold value, equal unit areas are counted. Ub, (t,) ,, (t2) bt2, ..., -and ,, (t;) At;, ..., UB (tJ & t, input signal integral over a given time interval (0, t) equal to the sum of the unit areas Uex; t;) - &t; or, by virtue of their equality, the number of unit areas, where i 1, 2, .. The integrator works as follows. The analog input of the DAC 1 is supplied with an integrated signal, and its digital input is given the code values of the time intervals generated at the output of the (previously zeroed) counter 3 when the sequence of pulses of the reference frequency from the clock pulse generator 6 arrives at its counting input. CSD 1 multiplies the input signal U by the time interval increment by digitally controlling the DAC transfer ratio 1 by the counter codes 2, At the moment the DAC output reaches 1, the positive threshold is triggered Ani (+ UnQp) of the two-threshold element 2 at the first output produces a pulse corresponding to a positive unit area, which is fed to the summing input of the reversing counter 4 and through the element OR 5 to the reset input in O of the 2. When the DAC 1 negative threshold () of the two-threshold element 2 is activated, at its second output a pulse is formed corresponding to a negative unit area, which goes to the subtracting input of the reversing counter 4. Iri this, on each cycle, counter 2 is reset to 0, and plus or minus one is added to the reversible counter 4, and the impulses corresponding to positive or negative unit squares are summed in it. Thus, the code of the reversible counter-4 is equal to integral input over previous cycles. When used as a DAC 1 lp-bit single IDP and the reference frequency-. If you fill the counter 2 f 10 Hz, the signal integration error is in the order of 0.1%. The integrator, in addition to its main purpose, allows for sampling of input signals over single areas with the presentation of information in the form of pulse modulation time of pulses from the outputs of a two-threshold element and code modulation of the value of at-, obtained from the output of the counter
2. При этом восстановление первоначального сигнала осуществл етс по дискретньм значени м и (t.) , &t. где i 1, 2,...N. Формула изобретени Аналого-пифровой интегратор,содержащий генератор тактовых импульсов и реверсивный счетчик, входы сложени и вычитани которого подключены к соответствующим выходам двухпорогового элемента и к входам элемента Р1ЛИ, а выход вл етс цифровым выходом интегратора, отличающийс тем, что, с целью повышени точ110сти интегрировани , он содержит счетчик и умножаюш,ий цифроаналоговый преобразователь, аналоговый вход которого вл етс информационным входом интегратора, выход соединен с входом2. At the same time, the initial signal is restored by discrete values of and (t.), &Amp; t. where i 1, 2, ... N. Analog-pythic integrator comprising a clock pulse generator and a reversible counter, the addition and subtraction inputs of which are connected to the corresponding outputs of the two-threshold element and the inputs of the Pl1I element, and the output is a digital output of the integrator, characterized in that, in order to improve the integration It contains a counter and a multiply digital-to-analog converter, the analog input of which is the information input of the integrator, the output is connected to the input
312771444312771444
двухпорогового элемента, а цифровой выходу генератора тактовых импульвход подключен к выходу счетчика, сов, а вход сброса соединен с выхосчетный вход которого подключен к Лом :элемента ИЛИ.two-threshold element, and the digital output of the generator of the clock pulse input is connected to the output of the counter, ow, and the reset input is connected to the output input of which is connected to the Scrap: OR element.