RU2718209C1

RU2718209C1 - Логический модуль

Info

Publication number: RU2718209C1
Application number: RU2019107419A
Authority: RU
Inventors: Дмитрий Васильевич Андреев
Priority date: 2019-03-14
Filing date: 2019-03-14
Publication date: 2020-03-31

Abstract

Изобретение относится к вычислительной технике. Техническим результатом изобретения является упрощение схемы логического модуля. Логический модуль предназначен для параллельной реализации шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический модуль содержит восемь элементов И (1, …, 1), восемь элементов ИЛИ (2, …, 2), причем первый, второй входы i-гои r-йвход j-гоэлементов ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и объединенными r-ым входом (j-5)-го мажоритарного элемента, r-ым входом j-го элемента И, r-й вход седьмого, первый, второй входы четвертого и первый, второй входы пятого элементов ИЛИ подключены соответственно к выходу r-го элемента И, выходу первого мажоритарного элемента, выходу седьмого элемента ИЛИ и выходу шестого элемента И, выходу второго мажоритарного элемента. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2630394, кл. G06F 7/00, 2017 г.), которые выполняют параллельную реализацию пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не выполняется параллельная реализация шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, и глубина схемы, в частности, упомянутого аналога равна 5.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2630391, кл. G06F 7/57, 2017 г.), который содержит мажоритарные элементы и выполняет параллельную реализацию шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 60 и его схемная глубина равна 5.

Техническим результатом изобретения является упрощение схемы логического модуля за счет уменьшения ее цены по Квайну и глубины при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем два мажоритарных элемента, особенность заключается в том, что в него дополнительно введены восемь элементов ИЛИ и восемь элементов И, причем первый, второй входы i-го

и r-й

вход j-го

элементов ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и объединенными r-ым входом (j-5)-го мажоритарного элемента, r-ым входом j-го элемента И, r-й вход седьмого, первый, второй входы четвертого и первый, второй входы пятого элементов ИЛИ подключены соответственно к выходу r-го элемента И, выходу первого мажоритарного элемента, выходу седьмого элемента ИЛИ и выходу шестого элемента И, выходу второго мажоритарного элемента, первый, второй входы восьмого элемента ИЛИ и первый, второй входы восьмого элемента И соединены соответственно с выходами четвертого, шестого элементов И и выходами седьмого, пятого элементов ИЛИ, а выход и первый, второй входы r-го элемента ИЛИ подключены соответственно к r-му входу шестого элемента ИЛИ и (2×r-1)-му, (2×r)-му входам логического модуля, первый, второй, третий и четвертый, пятый, шестой выходы которого соединены соответственно с выходами шестого, четвертого, восьмого элементов ИЛИ и выходами восьмого, пятого, седьмого элементов И.

На чертеже представлена схема предлагаемого логического модуля. Логический модуль содержит элементы И 1₁, …, 1₈, элементы ИЛИ 2₁, …, 2₈ и мажоритарные элементы 3₁, 3₂, причем первый, второй входы элемента 2_i

и r-й

вход элемента 2_j

соединены соответственно с первым, вторым входами элемента 1_i и r-ми входами элементов 3_j-5, 1_j, r-й вход элемента 2₇, первый, второй входы элемента 2₄ и первый, второй входы элемента 2₅ подключены соответственно к выходам элементов 1_r, 3₁, 2₇ и 1₆, 3₂, первый, второй входы элемента 2₈ и первый, второй входы элемента 1₈ соединены соответственно с выходами элементов 1₄, 1₆ и 2₇, 2₅, а выход и первый, второй входы элемента 2_r подключены соответственно к r-му входу элемента 2₆ и (2×r-1)-му, (2×r)-му входам логического модуля, первый, второй, третий и четвертый, пятый, шестой выходы которого соединены соответственно с выходами элементов 2₆, 2₄, 2₈ и 1₈, 1₅, 1₇.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, …, шестой входы подаются соответственно двоичные сигналы х₁, …, х₆∈{0,1}. На выходе мажоритарного элемента 3_m

имеем

где

и #, ∨, ⋅ есть соответственно сигналы на первом, втором, третьем входах элемента 3_m и символы операций Maj, ИЛИ, И. Таким образом, на выходах предлагаемого модуля получим

z₁=х₁∨х₂∨х₃∨х₄∨х₅∨х₆=τ₁;

z₂=((x₁∨x₂)#(x₃∨x₄)#(x₅∨x₆))∨x₁x₂∨x₃x₄∨x₅x₆=x₁x₂∨x₁x₃∨x₁x₄∨x₁x₅∨

∨x₁x₆∨x₂x₃∨x₂x₄∨x₂x₅∨x₂x₆∨x₃x₄∨x₃x₅∨x₃x₆∨x₄x₅∨x₄x₆∨x₅x₆=τ₂;

z₃=((x₁∨x₂)#(x₃∨x₄)#(x₅∨x₆))(x₁x₂∨x₃x₄∨x₅x₆)∨(x₁∨x₂)(x₃∨x₄)(x₅∨x₆)=

=x₁x₂x₃∨x₁x₂x₄∨x₁x₂x₅∨x₁x₂x₆∨x₁x₃x₄∨x₁x₃x₅∨x₁x₃x₆∨x₁x₄x₅∨

∨x₁x₄x₆∨x₁x₅x₆∨x₂x₃x₄∨x₂x₃x₅∨x₂x₃x₆∨x₂x₄x₅∨x₂x₄x₆∨x₂x₅x₆∨

∨x₃x₄x₅∨x₃x₄x₆∨x₃x₅x₆∨х₄х₅х₆=τ₃;

z₄=(x₁x₂∨x₃x₄∨x₅x₆)((x₁∨x₂)(x₃∨x₄)(x₅∨x₆)∨(x₁x₂#x₃x₄#x₅x₆))=

=x₁x₂x₃x₄∨x₁x₂x₃x₅∨x₁x₂x₃x₆∨x₁x₂x₄x₅∨x₁x₂x₄x₆∨x₁x₂x₅x₆∨

∨x₁x₃x₄x₅∨х₁х₃х₄х₆∨x₁x₃x₅x₆∨x₁x₄x₅x₆∨x₂x₃x₄x₅∨x₂x₃x₄x₆∨

∨x₂x₃x₅x₆∨x₂x₄x₅x₆∨x₃x₄x₅x₆=τ₄;

z₅=((x₁∨x₂)(x₃∨x₄)(x₅∨x₆)(x₁x₂#x₃x₄#x₅x₆)=x₁x₂x₃x₄x₅∨x₁x₂x₃x₄x₆∨

∨x₁x₂x₃x₅x₆∨x₁x₂x₄x₅x₆∨x₁x₃x₄x₅x₆∨x₂x₃x₄x₅x₆=τ₅;

z₆=x₁x₂x₃x₄x₅x₆=τ₆,

где τ₁, …, τ₆ есть простые симметричные булевы функции шести аргументов x₁, …, х₆ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль выполняет параллельную реализацию шести простых симметричных булевых функций, зависящих от шести аргументов -входных двоичных сигналов, при этом его схема проще чем у прототипа, поскольку ее цена по Квайну равна 42 и схемная глубина предлагаемого модуля равна 4.

Claims

Логический модуль, предназначенный для параллельной реализации шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, содержащий два мажоритарных элемента и отличающийся тем, что в него дополнительно введены восемь элементов ИЛИ и восемь элементов И, причем первый, второй входы i-го
и r-й
вход j-го
элементов ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и объединенными r-ым входом (j-5)-го мажоритарного элемента, r-ым входом j-го элемента И, r-й вход седьмого, первый, второй входы четвертого и первый, второй входы пятого элементов ИЛИ подключены соответственно к выходу r-го элемента И, выходу первого мажоритарного элемента, выходу седьмого элемента ИЛИ и выходу шестого элемента И, выходу второго мажоритарного элемента, первый, второй входы восьмого элемента ИЛИ и первый, второй входы восьмого элемента И соединены соответственно с выходами четвертого, шестого элементов И и выходами седьмого, пятого элементов ИЛИ, а выход и первый, второй входы r-го элемента ИЛИ подключены соответственно к r-му входу шестого элемента ИЛИ и (2×r-1)-му, (2×r)-му входам логического модуля, первый, второй, третий и четвертый, пятый, шестой выходы которого соединены соответственно с выходами шестого, четвертого, восьмого элементов ИЛИ и выходами восьмого, пятого, седьмого элементов И.