RU2560967C1 - Method of correction of large-scale integrated circuit topology - Google Patents

Method of correction of large-scale integrated circuit topology Download PDF

Info

Publication number
RU2560967C1
RU2560967C1 RU2014121184/28A RU2014121184A RU2560967C1 RU 2560967 C1 RU2560967 C1 RU 2560967C1 RU 2014121184/28 A RU2014121184/28 A RU 2014121184/28A RU 2014121184 A RU2014121184 A RU 2014121184A RU 2560967 C1 RU2560967 C1 RU 2560967C1
Authority
RU
Russia
Prior art keywords
indium
topology
correction
circuit
crystal
Prior art date
Application number
RU2014121184/28A
Other languages
Russian (ru)
Inventor
Владимир Михайлович Акимов
Виталий Владимирович Акимов
Станислав Стефанович Демидов
Лариса Александровна Васильева
Евгений Алексеевич Климанов
Original Assignee
Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион") filed Critical Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион")
Priority to RU2014121184/28A priority Critical patent/RU2560967C1/en
Application granted granted Critical
Publication of RU2560967C1 publication Critical patent/RU2560967C1/en

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

FIELD: radio engineering, communication.
SUBSTANCE: in the method of correction of large-scale integrated circuit topology the formation of new links between elements or nodes of the circuit for execution of correction of crystal topology is performed using indium partitions. The formation of indium partitions between the selected metallised buses is performed in mechanical way using electrodes with flat bases.
EFFECT: decrease of cost of execution of operation of correction of topology at minimization of time for its execution.
2 cl, 8 dwg

Description

Изобретение относится к вопросам проектирования схемотехники и топологии интегральных схем и может быть использовано для коррекции топологии БИС.The invention relates to the design of circuitry and topology of integrated circuits and can be used to correct the topology of the LSI.

Несмотря на применение современных методов проектирования и использование качественной технологии новые кристаллы могут быть неработоспособны или их измеренные параметры могут отличаться от ожидаемых.Despite the application of modern design methods and the use of high-quality technology, new crystals may be inoperative or their measured parameters may differ from expected ones.

Известен способ коррекции топологии, заключающийся в измерении параметров кристалла после его изготовления, обнаружении наличия дефекта, места его локализации и определения предполагаемых путей его исправления. На основе полученных результатов производится компьютерная разработка второй версии топологии БИС, проектирование нового комплекта фотошаблонов и проведение полного цикла технологических операций для изготовления партии пластин. Если результаты измерения параметров нового кристалла БИС устраивают разработчиков, проектирование топологии считается успешно законченным, при отрицательном результате необходимо опять менять проект, разрабатывать третью версию топологии и/или схемы, заново создавая комплект фотошаблонов и повторять весь технологический цикл. И так может происходить несколько раз, так как ошибки, допущенные при проектировании принципиальной схемы и топологии данным способом, обнаруживаются только после изготовления БИС [Rapid prototyping of submicron ICs using FIB. David Perrin, Wayland Seifert. Solid State Technology, October, 1994].A known method of topology correction, which consists in measuring the parameters of the crystal after its manufacture, detecting the presence of a defect, the location of its localization and determining the proposed ways to correct it. Based on the results obtained, computer development of the second version of the LSI topology is carried out, a new set of photomasks is designed and a full cycle of technological operations is performed for the manufacture of a batch of plates. If the results of measuring the parameters of a new LSI chip suit the developers, the design of the topology is considered to be completed successfully, if the result is negative, it is necessary to change the design again, develop a third version of the topology and / or scheme, re-create a set of photo templates and repeat the entire technological cycle. And this can happen several times, since errors made when designing the circuit diagram and topology in this way are detected only after the manufacturing of the LSI [Rapid prototyping of submicron ICs using FIB. David Perrin, Wayland Seifert. Solid State Technology, October, 1994].

Очевидно, что недостатком рассмотренного способа коррекции является непредсказуемо длительное время, необходимое для разработки и изготовления работоспособных БИС.Obviously, the disadvantage of the considered correction method is the unpredictably long time required for the development and manufacture of workable LSIs.

Наиболее близким к предлагаемому является способ коррекции, в котором после нахождении причины возникновения дефекта, места его локализации и определения предполагаемых путей его исправления производится механическое изменение схемы кристалла БИС в режиме реального времени, когда оперативно исключаются прежние (дефектные) и создаются новые связи между элементами или узлами схемы. Новые связи между выбранными точками схемы формируются с помощью временно создаваемых проводящих перемычек с последующим измерением параметров модифицированной схемы кристалла. Перемычки создаются на поверхности кристалла с использованием технологии “Фокусированных ионных пучков” (FIB), например, на установке Quanta 3D или ей подобной [FIB/FE SEM System Tracks Down Killer Defects. Eugene Delenia, Bryan Tracy, Homi Fatemi. EE-Evaluation Engineering, October, 1995], [Электронно-зондовые методы наведенного тока и потенциального контраста в анализе отказов специализированных интегральных схем считывания и обработки сигналов матричных ИК фотоприемников. Акимов В.М., Дремова Н.Н., Якунин С.Н. Прикладная физика, 2008, №2, 94-99].Closest to the proposed one is a correction method, in which after finding the cause of the defect, the location of its location and determining the possible ways to correct it, a mechanical change of the LSI crystal circuit is performed in real time, when the old (defective) are quickly eliminated and new connections between the elements are created or circuit nodes. New connections between the selected points of the circuit are formed using temporarily created conductive jumpers with subsequent measurement of the parameters of the modified crystal circuit. Jumpers are created on the surface of the crystal using the Focused Ion Beam (FIB) technology, such as a Quanta 3D or similar [FIB / FE SEM System Tracks Down Killer Defects. Eugene Delenia, Bryan Tracy, Homi Fatemi. EE-Evaluation Engineering, October, 1995], [Electron-probe methods of induced current and potential contrast in the analysis of failures of specialized integrated circuits for reading and processing signals from matrix IR photodetectors. Akimov V.M., Dremova N.N., Yakunin S.N. Applied Physics, 2008, No. 2, 94-99].

Применение тонкой ионно-лучевой технологии FIB для реконструкции элементов БИС позволяет реализовать такие технологические операции, как травление материалов, осаждение диэлектриков и нанесение проводящих элементов (Pt, W) в локальной области кристалла.The use of thin FIB ion-beam technology for the reconstruction of LSI elements allows the implementation of technological operations such as etching of materials, deposition of dielectrics, and deposition of conductive elements (Pt, W) in the local region of the crystal.

Исправление топологии кристалла продолжается до тех пор, пока не будет получена схема, в которой будет устранен обнаруженный дефект. При положительном результате выполненной работы производится проектирование новой топологии.Correction of the topology of the crystal continues until a circuit is obtained in which the detected defect is eliminated. With a positive result of the work performed, a new topology is being designed.

Указанный способ коррекции топологии имеет существенный недостаток, связанный с высокой стоимостью установок, использующих технологию FIB, и необходимостью наличия высококвалифицированных специалистов. В связи с этим этот способ не нашел широкого применения.The indicated methodology for topology correction has a significant drawback associated with the high cost of installations using FIB technology and the need for highly qualified specialists. In this regard, this method has not found wide application.

Задачей изобретения является снижение стоимости выполнения операции коррекции топологии при минимизации времени на ее проведение.The objective of the invention is to reduce the cost of performing the operation of topology correction while minimizing the time for its implementation.

Технический результат - снижение стоимости коррекции топологии - достигается тем, что способ коррекции топологии БИС включает измерение параметров схемы кристалла после его изготовления, исследование причины отклонения измеренных параметров от ожидаемых, обнаружение места расположения дефекта, исключение дефектной связи между элементами схемы, формирование новой связи в схеме взамен дефектной при помощи временно создаваемой проводящей перемычки, причем проводящую перемычку создают с помощью индиевого слоя путем прижатия этого слоя к металлизированной шине для возникновения холодной сварки слоя индия и материала шины.The technical result - reducing the cost of topology correction - is achieved by the fact that the LSI topology correction method includes measuring the crystal circuit parameters after its manufacture, investigating the reasons for the deviation of the measured parameters from the expected ones, detecting the location of the defect, eliminating the defective connection between the circuit elements, creating a new connection in the circuit instead of a defective one using a temporarily created conductive jumper, moreover, the conductive jumper is created using an indium layer by pressing this layer to a metallized tire for cold welding of the indium layer and tire material.

Сущность предлагаемого изобретения состоит в следующем:The essence of the invention is as follows:

- по результатам исследования изготовленного кристалла намечают путь исправления дефекта;- according to the results of the study of the fabricated crystal, a way to correct the defect is outlined;

- устраняют намеченную к удалению дефектную связь между элементами схемы;- eliminate the defective connection between the circuit elements intended for removal;

- определяют необходимое место расположения индиевой перемычки взамен дефектной;- determine the necessary location of the indium jumper instead of the defective;

- производят снятие диэлектрика с металлической шины на месте будущего контакта перемычки с металлом любым известным методом;- make the removal of the dielectric from the metal bus at the place of future contact of the jumper with the metal by any known method;

- наносят пленку индия на окна к металлизированным шинам и трассу будущего расположения перемычки иглой (зондом) зондовой установки;- apply a film of indium on the windows to the metallized tires and the route of the future location of the bridge with a needle (probe) of the probe installation;

- проводят предварительное формирование индиевой перемычки; при этом пленку индия прижимают иглой с плоским основанием в окнах к металлическим шинам и к поверхности кристалла вдоль трассы расположения перемычки;- carry out the preliminary formation of the indium bridge; while the indium film is pressed with a needle with a flat base in the windows to the metal busbars and to the crystal surface along the jumper location path;

- формируют окончательный рисунок индиевой перемычки как по ширине, так и по высоте;- form the final pattern of the indium bridge both in width and in height;

- производят электрическую формовку полученного контакта путем пропускания через него электрического тока во время деформации индия и после создания контакта для снижения контактного сопротивления металл-индий-металл;- make the electrical molding of the contact obtained by passing an electric current through it during the deformation of indium and after creating the contact to reduce the contact resistance of the metal-indium-metal;

- проводят измерение параметров измененной схемы кристалла, при отрицательном результате цикл операций по исправлению дефекта повторяется, при положительном - проводится проектирование второй версии топологии.- they measure the parameters of the modified crystal circuit; if the result is negative, the cycle of operations to correct the defect is repeated; if the result is positive, the second version of the topology is being designed.

При применении рассмотренного способа коррекции топологии БИС не требуется использования сложного технологического оборудования, достаточно иметь в наличии аналитическую зондовую установку, набор игл (зондов) и небольшой объем расходного материала - металлического индия. Работу по исправлению топологии выполняет один сотрудник - специалист по электрозондовым измерениям. Обычно коррекция одного элемента топологии занимает несколько минут.When applying the considered method for correcting the LSI topology, the use of sophisticated technological equipment is not required; it is enough to have an analytical probe installation, a set of needles (probes) and a small amount of consumable material - metallic indium. The work on correcting the topology is carried out by one employee - a specialist in electroprobe measurements. Usually, the correction of one topology element takes several minutes.

Последовательность технологических операций для создания индиевых перемычек по предлагаемому способу иллюстрируется на фиг. 1-8, где:The sequence of technological operations for creating indium jumpers by the proposed method is illustrated in FIG. 1-8, where:

1 - кристалл БИС,1 - crystal LSI,

2 - шины металлизации,2 - metallization tires,

3 - слой защитного диэлектрика,3 - a layer of protective dielectric,

4 - пленка индия,4 - indium film,

5 - электрод для прижима индия,5 - electrode for clamping indium,

6 - перемычка из индия,6 - jumper from india,

7 - электроды для электрической формовки контакта.7 - electrodes for electrical contact molding.

Создание индиевых перемычек осуществляется в следующей последовательности:Creating indium jumpers is carried out in the following sequence:

- определяют место расположения индиевой перемычки (фиг. 1а - вид сверху на кристалл и фиг. 1б - поперечное сечение кристалла в месте создания индиевой перемычки);- determine the location of the indium bridge (Fig. 1A is a plan view of the crystal and Fig. 1b is the cross section of the crystal at the point of creation of the indium bridge);

- удаляют диэлектрик с металлической шины на месте будущего контакта перемычки с металлом любым известным методом (фиг. 2);- remove the dielectric from the metal bus at the place of future contact of the jumper with the metal by any known method (Fig. 2);

- наносят пленку пластичного металла индия на окна к металлизированным шинам иглой зондовой установки (фиг. 3);- apply a film of plastic indium metal on the windows to the metallized tires with the needle of the probe installation (Fig. 3);

- формируют электрический контакт индиевой перемычки к металлизированным шинам; для этого пленку индия прижимают к металлу шин иглой с плоским основанием, производя этим холодную сварку между контактируемыми металлами (фиг. 4);- form the electrical contact of the indium jumper to the metallized tires; for this, the indium film is pressed against the tire metal with a needle with a flat base, thereby making cold welding between the contact metals (Fig. 4);

- создают окончательный рисунок индиевой перемычки как по ширине, так и по высоте (фиг. 5 - вид сверху на кристалл);- create the final picture of the indium bridge both in width and in height (Fig. 5 - top view of the crystal);

- производят электрическую формовку полученного контакта путем пропускания через него электрического тока для снижения контактного сопротивления металл - индий - металл (фиг. 6 и 7);- produce the electrical molding of the obtained contact by passing electric current through it to reduce the contact resistance of the metal - indium - metal (Fig. 6 and 7);

- проводят электрический контроль сопротивления индиевой перемычки (фиг.8).- conduct electrical control of the resistance of the indium jumper (Fig).

Использование индия для оперативного изменения схемы кристалла определяется его свойствами. Индий самый пластичный металл в широком диапазоне температур - от комнатной до гелиевых температур. Его твердость по шкале Мооса чуть больше 1 (мягче только тальк). Индий в 20 раз мягче чистого золота, а его сопротивление растяжению в 6 раз меньше, чем у свинца. На воздухе при комнатной температуре устойчив, при нагревании - окисляется.The use of indium for the operational change of the crystal scheme is determined by its properties. Indium is the most ductile metal in a wide temperature range - from room temperature to helium temperature. Its hardness on the Mohs scale is slightly more than 1 (only talc is softer). Indium is 20 times softer than pure gold, and its tensile strength is 6 times less than that of lead. It is stable in air at room temperature, and oxidizes when heated.

Температура плавления индия составляет 156,78°C, именно она в основном и определяет токовый предел использования индиевой перемычки. По основным эксплуатационным параметрам индий близок к металлам шин, что позволяет создавать надежный электрический, механический и тепловой контакт индий-металл в широком температурном диапазоне.The melting point of indium is 156.78 ° C, and it is this temperature that basically determines the current limit for using the indium jumper. By its main operational parameters, indium is close to tire metals, which makes it possible to create reliable electrical, mechanical and thermal indium-metal contact in a wide temperature range.

Так, например, контакт индий - металл широко используется при создании индиевых микроконтактов для проведения гибридизации кристаллов методом «перевернутого кристалла» при создании фотоприемных устройств ИК-диапазона [Методы создания системы металлизации с индиевыми микроконтактами для кремниевых матричных МОП-мультиплексоров. Акимов В.М., Васильева Л.А., Коган Н.Б., Климанов Е.А., Курбет И.Ю., Лисейкин В.П., Микертумянц А.Р., Седнев М.В., Серегина Н.Н., Щукин С.В. Прикладная физика, №1, 2008, с. 71-74].For example, an indium-metal contact is widely used in the creation of indium microcontacts for hybridization of crystals by the “inverted crystal” method for the creation of infrared photodetectors [Methods for creating a metallization system with indium microcontacts for silicon matrix MOS multiplexers. Akimov V.M., Vasilieva L.A., Kogan N.B., Klimanov E.A., Kurbet I.Yu., Liseikin V.P., Mikertumyants A.R., Sednev M.V., Seregina N .N., Schukin S.V. Applied Physics, No. 1, 2008, p. 71-74].

Проведен комплекс испытаний индиевых перемычек, изготовленных предлагаемым способом, включая механические нагрузки, многократное термоциклирование и контроль временной стабильности.A set of tests of indium jumpers made by the proposed method was carried out, including mechanical loads, multiple thermal cycling and control of temporary stability.

Электрическое сопротивление контакта металлизированный проводник - слой индия составляет обычно единицы - десятки Ом в зависимости от площади контакта. Индиевая перемычка пропускает ток в нескольких сот миллиампер, что вполне достаточно для большинства случаев. В качестве проводящего материала для контакта со слоем индия успешно использовались металлы: алюминий, молибден, ванадий и полупроводниковые материалы: поликремний и легированный кремний. Данный метод применим для коррекции топологии БИС, гибридных тонко- и толстопленочных микросхем, а также совмещенных ГИС.The electrical resistance of the contact metallized conductor - indium layer is usually units - tens of ohms, depending on the contact area. An indium jumper passes a current of several hundred milliamps, which is quite enough for most cases. Metals: aluminum, molybdenum, vanadium and semiconductor materials: polysilicon and doped silicon have been successfully used as a conducting material for contact with the indium layer. This method is applicable for the correction of LSI topology, hybrid thin- and thick-film microcircuits, as well as combined GIS.

Способ может быть использован также для устранения обрывов металлизированных шин и создания проводников и контактных площадок для измерения тестовых структур.The method can also be used to eliminate breaks in metallized tires and create conductors and contact pads for measuring test structures.

Claims (2)

1. Способ коррекции топологии БИС, включающий измерение параметров схемы кристалла после его изготовления, исследование причины отклонения измеренных параметров от ожидаемых, обнаружение места расположения дефекта, исключение дефектной связи между элементами схемы, формирование взамен дефектной новой связи в схеме при помощи временно создаваемой проводящей перемычки, отличающийся тем, что с целью снижения затрат на проведение коррекции топологии, проводящую перемычку создают с помощью индиевого слоя путем прижатия этого слоя к металлизированной шине для возникновения холодной сварки слоя индия и материала шины.1. A method for correcting the LSI topology, including measuring the parameters of the crystal circuit after its manufacture, investigating the reasons for the deviation of the measured parameters from the expected ones, detecting the location of the defect, eliminating the defective connection between the circuit elements, forming a new connection in the circuit with the help of the defective, using a temporarily created conducting jumper, characterized in that in order to reduce the cost of topology correction, a conductive jumper is created using an indium layer by pressing this layer to the metal lined tire for cold welding of indium layer and tire material. 2. Способ по п. 1, отличающийся тем, что через шины металлизации и проводящую перемычку пропускают электрический ток. 2. The method according to p. 1, characterized in that electric current is passed through the metallization buses and the conductive jumper.
RU2014121184/28A 2014-05-26 2014-05-26 Method of correction of large-scale integrated circuit topology RU2560967C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2014121184/28A RU2560967C1 (en) 2014-05-26 2014-05-26 Method of correction of large-scale integrated circuit topology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2014121184/28A RU2560967C1 (en) 2014-05-26 2014-05-26 Method of correction of large-scale integrated circuit topology

Publications (1)

Publication Number Publication Date
RU2560967C1 true RU2560967C1 (en) 2015-08-20

Family

ID=53880900

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2014121184/28A RU2560967C1 (en) 2014-05-26 2014-05-26 Method of correction of large-scale integrated circuit topology

Country Status (1)

Country Link
RU (1) RU2560967C1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1226363A1 (en) * 1983-06-06 1986-04-23 Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт Method of process inspection of mis-lsi element parameters
RU2009518C1 (en) * 1991-07-02 1994-03-15 Научно-производственное объединение автоматики Method of checking quality of contact of outputs of kmos-lsi and device for realization
US5331274A (en) * 1992-03-02 1994-07-19 At&T Bell Laboratories Method and apparatus for testing edge connector inputs and outputs for circuit boards employing boundary scan
US5416409A (en) * 1992-03-23 1995-05-16 Ministor Peripherals International Limited Apparatus and method for testing circuit board interconnect integrity
SU1797414A1 (en) * 1990-11-13 1996-04-27 Научно-исследовательский институт "Пульсар" Method for quality inspection of processing layout components
RU2077752C1 (en) * 1992-12-24 1997-04-20 Предприятие перспективных исследований "Научный центр" Method which tests correctness of integral circuit topology
RU2415493C1 (en) * 2010-02-05 2011-03-27 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Method to detect hidden defects of matrix or linear silicon mos multiplexor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1226363A1 (en) * 1983-06-06 1986-04-23 Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт Method of process inspection of mis-lsi element parameters
SU1797414A1 (en) * 1990-11-13 1996-04-27 Научно-исследовательский институт "Пульсар" Method for quality inspection of processing layout components
RU2009518C1 (en) * 1991-07-02 1994-03-15 Научно-производственное объединение автоматики Method of checking quality of contact of outputs of kmos-lsi and device for realization
US5331274A (en) * 1992-03-02 1994-07-19 At&T Bell Laboratories Method and apparatus for testing edge connector inputs and outputs for circuit boards employing boundary scan
US5416409A (en) * 1992-03-23 1995-05-16 Ministor Peripherals International Limited Apparatus and method for testing circuit board interconnect integrity
RU2077752C1 (en) * 1992-12-24 1997-04-20 Предприятие перспективных исследований "Научный центр" Method which tests correctness of integral circuit topology
RU2415493C1 (en) * 2010-02-05 2011-03-27 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Method to detect hidden defects of matrix or linear silicon mos multiplexor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Акимов В.М. и др. Электронно-зондовые методы наведенного тока и потенциального контраста в анализе отказов специализированных интегральных схем считывания и обработки сигналов матричных ИК фотоприемников. Прикладная физика. 2008, N2, стр.94-99. *

Similar Documents

Publication Publication Date Title
US7888961B1 (en) Apparatus and method for electrical detection and localization of shorts in metal interconnect lines
US11669957B2 (en) Semiconductor wafer measurement method and system
CN104425302B (en) The defect inspection method and device of semiconductor devices
TW201715626A (en) Test line structure
RU2560967C1 (en) Method of correction of large-scale integrated circuit topology
Ozhikenov et al. Development of technologies, methods and devices of the functional diagnostics of microelectronic sensors parts and components
US8106476B2 (en) Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
JP3853260B2 (en) Semiconductor device including evaluation element and failure analysis method using the evaluation element
JP4844101B2 (en) Semiconductor device evaluation method and semiconductor device manufacturing method
Schindler-Saefkow et al. Stress impact of moisture diffusion measured with the stress chip
CN103545293B (en) Polysilicon electro-migration testing structure and method of testing
US20070247167A1 (en) Method to monitor critical dimension of IC interconnect
JP2008078572A (en) Semiconductor device and method for manufacturing it
JP2008141111A (en) Semiconductor device and method of inspecting chip crack of semiconductor device
Moser et al. A measurement structure for in-situ electrical monitoring of cyclic delamination
JP2010003832A (en) Semiconductor device and method of evaluating the same
JP3741086B2 (en) Semiconductor substrate for evaluation and insulation failure evaluation method for isolated semiconductor device
CN105448756B (en) Test structure for the gate oxide integrity of parallel test system
TWI242828B (en) Inspection method for an semiconductor device
KR100595137B1 (en) Method for inspecting electric properties of semiconductor device with fib system
CN102347255B (en) Alignment detection method for thin film transistor
Yeoh et al. Finding Invisible Cracks via Nano-Probing
JP4877465B2 (en) Semiconductor device, semiconductor device inspection method, semiconductor wafer
TW563220B (en) Method for picking defected dielectric in semiconductor device
JP2007033212A (en) Method of inspecting sensor device structure