JP3853260B2 - 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 - Google Patents
評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 Download PDFInfo
- Publication number
- JP3853260B2 JP3853260B2 JP2002171222A JP2002171222A JP3853260B2 JP 3853260 B2 JP3853260 B2 JP 3853260B2 JP 2002171222 A JP2002171222 A JP 2002171222A JP 2002171222 A JP2002171222 A JP 2002171222A JP 3853260 B2 JP3853260 B2 JP 3853260B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- vias
- parallel
- evaluation element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び故障解析方法に関し、特に、非破壊で故障個所を特定することができる評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の電気的特性、品質、信頼性を評価する評価用素子は、金属配線やＶｉａ等の各要素を直列に接続してチェーンを形成し、両端に接続したパッドにプロービングやワイヤーボンディングを施して外部測定器に接続し、外部測定器を用いて電気特性を評価する方法により行われていた。
【０００３】
例えば、図２に示す信頼性評価用素子や図４に示すＶｉａ歩留まり評価用素子では、第１Ｌａｙｅｒ１からなる金属配線と第２Ｌａｙｅｒ２からなる金属配線とをＶｉａ３によって交互に接続してチェーンを形成し、その両端をパッドに接続し、パッドからプロービングやワイヤーボンディングにより外部測定器に接続する構成であった。このような構成では、いずれかの金属配線やＶｉａ３で断線異常が発生した場合には、電気特性としての断線は観察される。
【０００４】
【発明が解決しようとする課題】
一般に、半導体装置の品質、信頼性を評価する方法として、外観検査や電気特性の評価の他に、液晶の複屈折性を利用して電流により局部的に発熱している箇所を検出する液晶法、赤外線を用いて発熱している箇所を検出するサーモグラフィ法、レーザービームにより誘起される電流の変化を測定するＯＢＩＲＣＨ法、ＮＢ−ＯＢＩＣ法などの非破壊故障解析手法があり、これらの手法を用いて異常箇所の特定を行うが、上述した従来の評価用回路では、電気特性評価より断線が観察された場合、既に電気的接続が失われているために、電気測定を伴う液晶法、サーモグラフィ法、ＯＢＩＲＣＨ法、ＮＢ−ＯＢＩＣ法などの非破壊故障解析手法を用いた異常個所の特定が出来ないという問題があった。
【０００５】
そのため、半破壊解析である電位コントラスト法などで場所を特定するが、ＳＥＭ（Scanning Electron Microscopy）やＦＩＢ（Focused Ion Beam）で観察を行うため、被観察層上のカバー膜を全て除去し、サンプルを真空中に保持する必要があり、そのための加工や観察に煩雑な処理を伴うという問題がある。
【０００６】
このように、従来の評価用回路は、電気特性異常の検出感度を最大にするために、全ての要素を直列に接続する構成であるため、異常が観察された場合には電気的接続が失われてしまうが、非破壊の故障解析は、異常個所の特定のために電気特性の測定を伴うことが多いため、そのほとんどが使用不可能となってしまう。なお、関連する技術として、J. of Appl. Phys., Vol.90, No.2,p.732(2001)に記載された方法もあるが、この方法は、配線幅を規定してない（一般に最小スペースが用いられる）ので、非破壊の故障解析を前提としておらず、上記問題を解決することはできない。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、スイッチング素子間を接続する多層配線の抵抗、品質、信頼性、電気的特性を評価するために用いる評価用素子に不良箇所の物理解析を容易化する構造を設けた半導体装置及び該評価用素子を用いた故障解析方法を提供することにある。
【０００８】
【問題を解決するための手段】
上記目的を達成するため、本発明の評価用素子を含む半導体装置は、第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を含む半導体装置において、前記第１の配線と前記第２の配線とが略直交する方向に形成され、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンが複数並設されたものであり、所定の間隔で並設される複数の前記第１の配線に対して、相隣り合う前記第１の配線を接続する前記第２の配線が、前記第１の配線の長手方向に複数並設され、複数の電流経路が並列に形成されているものであり、前記第２の配線の両端に設けた前記ヴィアの間隔、又は、前記第２の配線の間隔の少なくとも一方が、レーザ誘起の電流変化の測定に用いられるレーザービームの径以上となるように設定されている構成とすることができる。
【０００９】
また、本発明の評価用素子を含む半導体装置は、第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を含む半導体装置において、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンが複数並設され、かつ、各々の前記チェーンの対応する配線同士が相互に接続され、複数の電流経路が並列に形成されているものであり、前記チェーンの延在方向の前記ヴィアの間隔、又は、前記チェーンの並設方向の前記ヴィアの間隔の少なくとも一方が、レーザ誘起の電流変化の測定に用いられるレーザービームの径以上となるように設定されている構成とすることができる。
【００１０】
また、本発明の故障解析方法は、第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を用いた故障解析方法において、前記第１の配線と前記第２の配線とを略直交する方向に形成し、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンを複数並設し、所定の間隔で並設する複数の前記第１の配線に対して、相隣り合う前記第１の配線を接続する前記第２の配線を、前記第１の配線の長手方向に複数並設して複数の電流経路を並列に形成し、一の電流経路が断線した場合に、他の電流経路を用いて電気特性の測定を伴う非破壊方法により故障解析を行うものであり、前記第２の配線の両端に設けた前記ヴィアの間隔、又は、前記第２の配線の間隔の少なくとも一方を、レーザービームの径以上となるように設定し、該レーザービームを用いてレーザ誘起の電流変化の測定により故障個所の特定を行う構成とすることができる。
【００１１】
また、本発明の故障解析方法は、第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を用いた故障解析方法において、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンを複数並設し、かつ、各々の前記チェーンの対応する配線同士を相互に接続して複数の電流経路を並列に形成し、一の電流経路が断線した場合に、他の電流経路を用いて電気特性の測定を伴う非破壊方法により故障解析を行うものであり、前記チェーンの延在方向の前記ヴィアの間隔、又は、前記チェーンの並設方向の前記ヴィアの間隔の少なくとも一方を、レーザービームの径以上となるように設定し、該レーザービームを用いてレーザ誘起の電流変化の測定により故障個所の特定を行う構成とすることができる。
【００１２】
このように、本発明は、配線やＶｉａの電気特性を評価する評価用素子を並列に設けているため、断線が観察された場合であっても異常個所以外で電気的接続が保つことができ、液晶法、サーモグラフィ法、ＯＢＩＲＣＨ法、ＮＢ−ＯＢＩＣ法などの非破壊故障解析手法を用いて異常個所を特定することができる。そのため、電位コントラスト法を使用する場合のカバー膜の除去や、真空中のサンプル保持などの煩雑な処理が不要となり、簡便に故障解析を行うことができる。また、Ｖｉａ間隔や配線間隔等を故障解析方法に合わせてレイアウト設計することにより、その後の解析を容易にすることができる。
【００１３】
【発明の実施の形態】
本発明に係る半導体装置は、その好ましい一実施の形態において、第１Ｌａｙｅｒと第２Ｌａｙｅｒとそれらを接続するＶｉａとからなるチェーンを並列に接続した評価用素子を備え、Ｖｉａ間隔や配線間隔を赤外線レーザービームのビーム径（例えば、１．３μｍ）以上に設定することにより、チェーンの一部が断線した場合であっても評価用素子として接続を維持することができ、これにより、レーザービーム誘起の温度変化により電流経路を観察するＯＢＩＲＣＨ法などの非破壊故障解析手法を用いて異常箇所を検出することができる。
【００１４】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００１５】
［実施例１］
まず、本発明の第１の実施例に係る評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法について、図１を参照して説明する。図１は、本発明の第１の実施例に係る信頼性評価用素子の構成を模式的に示す俯瞰図である。
【００１６】
図１に示すように、信頼性評価用素子は、第１Ｌａｙｅｒ１からなる接続部と、Ｖｉａ３及び第２Ｌａｙｅｒ２からなる被評価素子とから構成されている。電気特性の測定時には、両端の第１Ｌａｙｅｒ１に接続したパッドに対してプロービングやワイヤーボンディングを行い、外部測定器を用いて抵抗値などの電気特性を測定する。
【００１７】
ここで、本実施例では、ＶｉａとＶｉａを接続する第２のＬａｙｅｒ２は、並列に（図１の上下方向）複数配置されているため、いずれかの第２Ｌａｙｅｒ２に断線が発生している際には、測定される電気特性にも異常が観察される。特に、エレクトロマイグレーション、ストレスマイグレーション、温度サイクル耐性などの信頼性評価においては、初期抵抗値からの増加分を見積もることにより、いずれか一つの第２Ｌａｙｅｒ２の断線、もしくは抵抗異常を検出することが出来る。
【００１８】
更に、本実施例では、図１の配線間隔５とＶｉａ間隔４とを、非破壊の故障解析が可能な長さにあらかじめ設定することを特徴としている。例えば、レーザービーム誘起の温度変化により電流経路を観察するＯＢＩＲＣＨ法等を利用することを前提とした場合、配線間隔５とＶｉａ間隔４とを赤外線レーザービームのビーム径１．３μｍ以上に設定することにより、いずれの第２Ｌａｙｅｒ２が異常であるか、非破壊の検査で確認することが出来る。
【００１９】
従って、異常サンプルにおいて、半破壊処理を実施することなく異常箇所を検出することが可能となり、カバー膜の除去や、真空中のサンプル保持などの煩雑な処理を不要とし、簡便まつ確実に故障解析を行うことが可能となる。
【００２０】
［実施例２］
次に、本発明の第２の実施例に係る評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法について、図３を参照して説明する。図３は、本発明の第２の実施例に係るＶｉａ歩留評価用素子の構成を模式的に示す俯瞰図である。
【００２１】
前記した第１の実施例では、本発明を信頼性評価用素子に適応する場合について説明したが、本発明の構造を歩留評価用素子についても適応することが出来る。その構成を図３に示す。図３は、Ｖｉａ歩留評価用素子に適応した例を示す図ある。
【００２２】
本実施例においても、第１の実施例の図１と同様に、第１Ｌａｙｅｒ１と第２Ｌａｙｅｒ２とＶｉａ３とからなるチェーンを並列に設け、かつ、縦横のＶｉａとＶｉａとの間隔を、非破壊の故障解析が可能な長さにあらかじめ設定しておくことを特徴とする。
【００２３】
通常のＶｉａの歩留は、図４に示すように直列に接続されたＶｉａチェーンの電気的特性評価より行われる。その際のＶｉａ１個あたりの抵抗値は、ＴＥＧの端子間抵抗値をチェーン数で割ったものになるため、チェーン内に含まれる抵抗不良Ｖｉａの数が少ない場合には、平均化されて異常が検出できない可能性がある。また、不良が抵抗ＯＰＥＮである場合には、前述の半破壊解析が必要となるために容易に物理解析することが出来ない。
【００２４】
これに対して、図３においては、例えばＯＢＩＲＣＨ法等を利用することを前提とした場合、隣接するＶｉａとＶｉａとの間隔を赤外線レーザービームのビーム径１．３μｍ以上に設定することにより、いずれのＶｉａ３が異常であるか、非破壊の検査で確認することが出来る。これにより、電気的特性測定からは分からない、不良Ｖｉａ密度や位置依存性などの情報を得ることが可能となる。
【００２５】
【発明の効果】
以上説明したように、本発明の評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法によれば、下記記載の効果を奏する。
【００２６】
本発明の第１の効果は、評価用素子の一部が断線した場合であっても、電気測定で異常箇所を検出することができるということである。
【００２７】
その理由は、通常、配線やＶｉａの電気特性を評価する評価用素子は、各要素が全て直列に接続されているため、断線が観察された場合には電気測定を伴う非破壊検査が不可能となるが、本発明では、評価用回路を並列に接続しているため、一部が断線しても評価用素子としても接続を維持することができるため、電気測定を伴う非破壊検査を行うことができるからである。
【００２８】
また、本発明の第２の効果は、簡便かつ確実に故障解析を行うことができるということである。
【００２９】
その理由は、本発明では、Ｖｉａ間隔や配線間隔を故障解析方法に合わせてレイアウト設計しているため、異常検出時にレーザービーム誘起の温度変化により電流経路を観察するＯＢＩＲＣＨ法などの非破壊故障解析手法を用いて異常個所を特定することができ、半破壊解析である電位コントラスト法を利用する場合のカバー膜の除去や、真空中のサンプル保持などの煩雑な処理が不要となるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る信頼性評価用素子の構成を模式的に示す俯瞰図である。
【図２】従来の信頼性評価用素子の構成を模式的に示す俯瞰図である。
【図３】本発明の第２の実施例に係るＶｉａ歩留評価用素子の構成を模式的に示す俯瞰図である。
【図４】従来のＶｉａ歩留評価用素子の構成を模式的に示す俯瞰図である。
【符号の説明】
１ 第１Ｌａｙｅｒ
２ 第２Ｌａｙｅｒ
３ Ｖｉａ
４ Ｖｉａ間隔
５ 配線間隔
【発明の属する技術分野】
本発明は、半導体装置及び故障解析方法に関し、特に、非破壊で故障個所を特定することができる評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の電気的特性、品質、信頼性を評価する評価用素子は、金属配線やＶｉａ等の各要素を直列に接続してチェーンを形成し、両端に接続したパッドにプロービングやワイヤーボンディングを施して外部測定器に接続し、外部測定器を用いて電気特性を評価する方法により行われていた。
【０００３】
例えば、図２に示す信頼性評価用素子や図４に示すＶｉａ歩留まり評価用素子では、第１Ｌａｙｅｒ１からなる金属配線と第２Ｌａｙｅｒ２からなる金属配線とをＶｉａ３によって交互に接続してチェーンを形成し、その両端をパッドに接続し、パッドからプロービングやワイヤーボンディングにより外部測定器に接続する構成であった。このような構成では、いずれかの金属配線やＶｉａ３で断線異常が発生した場合には、電気特性としての断線は観察される。
【０００４】
【発明が解決しようとする課題】
一般に、半導体装置の品質、信頼性を評価する方法として、外観検査や電気特性の評価の他に、液晶の複屈折性を利用して電流により局部的に発熱している箇所を検出する液晶法、赤外線を用いて発熱している箇所を検出するサーモグラフィ法、レーザービームにより誘起される電流の変化を測定するＯＢＩＲＣＨ法、ＮＢ−ＯＢＩＣ法などの非破壊故障解析手法があり、これらの手法を用いて異常箇所の特定を行うが、上述した従来の評価用回路では、電気特性評価より断線が観察された場合、既に電気的接続が失われているために、電気測定を伴う液晶法、サーモグラフィ法、ＯＢＩＲＣＨ法、ＮＢ−ＯＢＩＣ法などの非破壊故障解析手法を用いた異常個所の特定が出来ないという問題があった。
【０００５】
そのため、半破壊解析である電位コントラスト法などで場所を特定するが、ＳＥＭ（Scanning Electron Microscopy）やＦＩＢ（Focused Ion Beam）で観察を行うため、被観察層上のカバー膜を全て除去し、サンプルを真空中に保持する必要があり、そのための加工や観察に煩雑な処理を伴うという問題がある。
【０００６】
このように、従来の評価用回路は、電気特性異常の検出感度を最大にするために、全ての要素を直列に接続する構成であるため、異常が観察された場合には電気的接続が失われてしまうが、非破壊の故障解析は、異常個所の特定のために電気特性の測定を伴うことが多いため、そのほとんどが使用不可能となってしまう。なお、関連する技術として、J. of Appl. Phys., Vol.90, No.2,p.732(2001)に記載された方法もあるが、この方法は、配線幅を規定してない（一般に最小スペースが用いられる）ので、非破壊の故障解析を前提としておらず、上記問題を解決することはできない。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、スイッチング素子間を接続する多層配線の抵抗、品質、信頼性、電気的特性を評価するために用いる評価用素子に不良箇所の物理解析を容易化する構造を設けた半導体装置及び該評価用素子を用いた故障解析方法を提供することにある。
【０００８】
【問題を解決するための手段】
上記目的を達成するため、本発明の評価用素子を含む半導体装置は、第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を含む半導体装置において、前記第１の配線と前記第２の配線とが略直交する方向に形成され、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンが複数並設されたものであり、所定の間隔で並設される複数の前記第１の配線に対して、相隣り合う前記第１の配線を接続する前記第２の配線が、前記第１の配線の長手方向に複数並設され、複数の電流経路が並列に形成されているものであり、前記第２の配線の両端に設けた前記ヴィアの間隔、又は、前記第２の配線の間隔の少なくとも一方が、レーザ誘起の電流変化の測定に用いられるレーザービームの径以上となるように設定されている構成とすることができる。
【０００９】
また、本発明の評価用素子を含む半導体装置は、第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を含む半導体装置において、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンが複数並設され、かつ、各々の前記チェーンの対応する配線同士が相互に接続され、複数の電流経路が並列に形成されているものであり、前記チェーンの延在方向の前記ヴィアの間隔、又は、前記チェーンの並設方向の前記ヴィアの間隔の少なくとも一方が、レーザ誘起の電流変化の測定に用いられるレーザービームの径以上となるように設定されている構成とすることができる。
【００１０】
また、本発明の故障解析方法は、第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を用いた故障解析方法において、前記第１の配線と前記第２の配線とを略直交する方向に形成し、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンを複数並設し、所定の間隔で並設する複数の前記第１の配線に対して、相隣り合う前記第１の配線を接続する前記第２の配線を、前記第１の配線の長手方向に複数並設して複数の電流経路を並列に形成し、一の電流経路が断線した場合に、他の電流経路を用いて電気特性の測定を伴う非破壊方法により故障解析を行うものであり、前記第２の配線の両端に設けた前記ヴィアの間隔、又は、前記第２の配線の間隔の少なくとも一方を、レーザービームの径以上となるように設定し、該レーザービームを用いてレーザ誘起の電流変化の測定により故障個所の特定を行う構成とすることができる。
【００１１】
また、本発明の故障解析方法は、第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を用いた故障解析方法において、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンを複数並設し、かつ、各々の前記チェーンの対応する配線同士を相互に接続して複数の電流経路を並列に形成し、一の電流経路が断線した場合に、他の電流経路を用いて電気特性の測定を伴う非破壊方法により故障解析を行うものであり、前記チェーンの延在方向の前記ヴィアの間隔、又は、前記チェーンの並設方向の前記ヴィアの間隔の少なくとも一方を、レーザービームの径以上となるように設定し、該レーザービームを用いてレーザ誘起の電流変化の測定により故障個所の特定を行う構成とすることができる。
【００１２】
このように、本発明は、配線やＶｉａの電気特性を評価する評価用素子を並列に設けているため、断線が観察された場合であっても異常個所以外で電気的接続が保つことができ、液晶法、サーモグラフィ法、ＯＢＩＲＣＨ法、ＮＢ−ＯＢＩＣ法などの非破壊故障解析手法を用いて異常個所を特定することができる。そのため、電位コントラスト法を使用する場合のカバー膜の除去や、真空中のサンプル保持などの煩雑な処理が不要となり、簡便に故障解析を行うことができる。また、Ｖｉａ間隔や配線間隔等を故障解析方法に合わせてレイアウト設計することにより、その後の解析を容易にすることができる。
【００１３】
【発明の実施の形態】
本発明に係る半導体装置は、その好ましい一実施の形態において、第１Ｌａｙｅｒと第２Ｌａｙｅｒとそれらを接続するＶｉａとからなるチェーンを並列に接続した評価用素子を備え、Ｖｉａ間隔や配線間隔を赤外線レーザービームのビーム径（例えば、１．３μｍ）以上に設定することにより、チェーンの一部が断線した場合であっても評価用素子として接続を維持することができ、これにより、レーザービーム誘起の温度変化により電流経路を観察するＯＢＩＲＣＨ法などの非破壊故障解析手法を用いて異常箇所を検出することができる。
【００１４】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００１５】
［実施例１］
まず、本発明の第１の実施例に係る評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法について、図１を参照して説明する。図１は、本発明の第１の実施例に係る信頼性評価用素子の構成を模式的に示す俯瞰図である。
【００１６】
図１に示すように、信頼性評価用素子は、第１Ｌａｙｅｒ１からなる接続部と、Ｖｉａ３及び第２Ｌａｙｅｒ２からなる被評価素子とから構成されている。電気特性の測定時には、両端の第１Ｌａｙｅｒ１に接続したパッドに対してプロービングやワイヤーボンディングを行い、外部測定器を用いて抵抗値などの電気特性を測定する。
【００１７】
ここで、本実施例では、ＶｉａとＶｉａを接続する第２のＬａｙｅｒ２は、並列に（図１の上下方向）複数配置されているため、いずれかの第２Ｌａｙｅｒ２に断線が発生している際には、測定される電気特性にも異常が観察される。特に、エレクトロマイグレーション、ストレスマイグレーション、温度サイクル耐性などの信頼性評価においては、初期抵抗値からの増加分を見積もることにより、いずれか一つの第２Ｌａｙｅｒ２の断線、もしくは抵抗異常を検出することが出来る。
【００１８】
更に、本実施例では、図１の配線間隔５とＶｉａ間隔４とを、非破壊の故障解析が可能な長さにあらかじめ設定することを特徴としている。例えば、レーザービーム誘起の温度変化により電流経路を観察するＯＢＩＲＣＨ法等を利用することを前提とした場合、配線間隔５とＶｉａ間隔４とを赤外線レーザービームのビーム径１．３μｍ以上に設定することにより、いずれの第２Ｌａｙｅｒ２が異常であるか、非破壊の検査で確認することが出来る。
【００１９】
従って、異常サンプルにおいて、半破壊処理を実施することなく異常箇所を検出することが可能となり、カバー膜の除去や、真空中のサンプル保持などの煩雑な処理を不要とし、簡便まつ確実に故障解析を行うことが可能となる。
【００２０】
［実施例２］
次に、本発明の第２の実施例に係る評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法について、図３を参照して説明する。図３は、本発明の第２の実施例に係るＶｉａ歩留評価用素子の構成を模式的に示す俯瞰図である。
【００２１】
前記した第１の実施例では、本発明を信頼性評価用素子に適応する場合について説明したが、本発明の構造を歩留評価用素子についても適応することが出来る。その構成を図３に示す。図３は、Ｖｉａ歩留評価用素子に適応した例を示す図ある。
【００２２】
本実施例においても、第１の実施例の図１と同様に、第１Ｌａｙｅｒ１と第２Ｌａｙｅｒ２とＶｉａ３とからなるチェーンを並列に設け、かつ、縦横のＶｉａとＶｉａとの間隔を、非破壊の故障解析が可能な長さにあらかじめ設定しておくことを特徴とする。
【００２３】
通常のＶｉａの歩留は、図４に示すように直列に接続されたＶｉａチェーンの電気的特性評価より行われる。その際のＶｉａ１個あたりの抵抗値は、ＴＥＧの端子間抵抗値をチェーン数で割ったものになるため、チェーン内に含まれる抵抗不良Ｖｉａの数が少ない場合には、平均化されて異常が検出できない可能性がある。また、不良が抵抗ＯＰＥＮである場合には、前述の半破壊解析が必要となるために容易に物理解析することが出来ない。
【００２４】
これに対して、図３においては、例えばＯＢＩＲＣＨ法等を利用することを前提とした場合、隣接するＶｉａとＶｉａとの間隔を赤外線レーザービームのビーム径１．３μｍ以上に設定することにより、いずれのＶｉａ３が異常であるか、非破壊の検査で確認することが出来る。これにより、電気的特性測定からは分からない、不良Ｖｉａ密度や位置依存性などの情報を得ることが可能となる。
【００２５】
【発明の効果】
以上説明したように、本発明の評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法によれば、下記記載の効果を奏する。
【００２６】
本発明の第１の効果は、評価用素子の一部が断線した場合であっても、電気測定で異常箇所を検出することができるということである。
【００２７】
その理由は、通常、配線やＶｉａの電気特性を評価する評価用素子は、各要素が全て直列に接続されているため、断線が観察された場合には電気測定を伴う非破壊検査が不可能となるが、本発明では、評価用回路を並列に接続しているため、一部が断線しても評価用素子としても接続を維持することができるため、電気測定を伴う非破壊検査を行うことができるからである。
【００２８】
また、本発明の第２の効果は、簡便かつ確実に故障解析を行うことができるということである。
【００２９】
その理由は、本発明では、Ｖｉａ間隔や配線間隔を故障解析方法に合わせてレイアウト設計しているため、異常検出時にレーザービーム誘起の温度変化により電流経路を観察するＯＢＩＲＣＨ法などの非破壊故障解析手法を用いて異常個所を特定することができ、半破壊解析である電位コントラスト法を利用する場合のカバー膜の除去や、真空中のサンプル保持などの煩雑な処理が不要となるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る信頼性評価用素子の構成を模式的に示す俯瞰図である。
【図２】従来の信頼性評価用素子の構成を模式的に示す俯瞰図である。
【図３】本発明の第２の実施例に係るＶｉａ歩留評価用素子の構成を模式的に示す俯瞰図である。
【図４】従来のＶｉａ歩留評価用素子の構成を模式的に示す俯瞰図である。
【符号の説明】
１ 第１Ｌａｙｅｒ
２ 第２Ｌａｙｅｒ
３ Ｖｉａ
４ Ｖｉａ間隔
５ 配線間隔
Claims (8)
- 第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を含む半導体装置において、
前記第１の配線と前記第２の配線とが略直交する方向に形成され、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンが複数並設されたものであり、
所定の間隔で並設される複数の前記第１の配線に対して、相隣り合う前記第１の配線を接続する前記第２の配線が、前記第１の配線の長手方向に複数並設され、複数の電流経路が並列に形成されていることを特徴とする評価用素子を含む半導体装置。 - 前記第２の配線の両端に設けた前記ヴィアの間隔、又は、前記第２の配線の間隔の少なくとも一方が、レーザ誘起の電流変化の測定に用いられるレーザービームの径以上となるように設定されていることを特徴とする請求項１記載の評価用素子を含む半導体装置。
- 第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を含む半導体装置において、
前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンが複数並設され、かつ、各々の前記チェーンの対応する配線同士が相互に接続され、複数の電流経路が並列に形成されていることを特徴とする評価用素子を含む半導体装置。 - 前記チェーンの延在方向の前記ヴィアの間隔、又は、前記チェーンの並設方向の前記ヴィアの間隔の少なくとも一方が、レーザ誘起の電流変化の測定に用いられるレーザービームの径以上となるように設定されていることを特徴とする請求項３記載の評価用素子を含む半導体装置。
- 第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を用いた故障解析方法において、
前記第１の配線と前記第２の配線とを略直交する方向に形成し、前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンを複数並設し、
所定の間隔で並設する複数の前記第１の配線に対して、相隣り合う前記第１の配線を接続する前記第２の配線を、前記第１の配線の長手方向に複数並設して複数の電流経路を並列に形成し、一の電流経路が断線した場合に、他の電流経路を用いて電気特性の測定を伴う非破壊方法により故障解析を行うことを特徴とする故障解析方法。 - 前記第２の配線の両端に設けた前記ヴィアの間隔、又は、前記第２の配線の間隔の少なくとも一方を、レーザービームの径以上となるように設定し、該レーザービームを用いてレーザ誘起の電流変化の測定により故障個所の特定を行うことを特徴とする請求項５記載の故障解析方法。
- 第１の配線層からなる複数の第１の配線と、第２の配線層からなる複数の第２の配線と、前記第１の配線と前記第２の配線とを接続するヴィアとにより構成される評価用素子を用いた故障解析方法において、
前記ヴィアによって交互に接続される前記第１の配線と前記第２の配線とからなるチェーンを複数並設し、かつ、各々の前記チェーンの対応する配線同士を相互に接続して複数の電流経路を並列に形成し、一の電流経路が断線した場合に、他の電流経路を用いて電気特性の測定を伴う非破壊方法により故障解析を行うことを特徴とする故障解析方法。 - 前記チェーンの延在方向の前記ヴィアの間隔、又は、前記チェーンの並設方向の前記ヴィアの間隔の少なくとも一方を、レーザービームの径以上となるように設定し、該レーザービームを用いてレーザ誘起の電流変化の測定により故障個所の特定を行うことを特徴とする請求項７記載の故障解析方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171222A JP3853260B2 (ja) | 2002-06-12 | 2002-06-12 | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 |
| US10/454,469 US6787802B2 (en) | 2002-06-12 | 2003-06-05 | Semiconductor device including evaluation elements |
| TW092115928A TWI222149B (en) | 2002-06-12 | 2003-06-12 | Semiconductor device including evaluation elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171222A JP3853260B2 (ja) | 2002-06-12 | 2002-06-12 | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022570A JP2004022570A (ja) | 2004-01-22 |
| JP3853260B2 true JP3853260B2 (ja) | 2006-12-06 |
Family
ID=29727797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002171222A Expired - Fee Related JP3853260B2 (ja) | 2002-06-12 | 2002-06-12 | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6787802B2 (ja) |
| JP (1) | JP3853260B2 (ja) |
| TW (1) | TWI222149B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555504B1 (ko) * | 2003-06-27 | 2006-03-03 | 삼성전자주식회사 | 결함 크기를 검출할 수 있는 반도체 소자의 테스트 구조및 이를 이용한 테스트 방법 |
| JP2005191249A (ja) | 2003-12-25 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | Ｔｅｇ配線構造及び半導体基板 |
| JP4727943B2 (ja) * | 2004-04-15 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 検査回路およびそれを用いた検査方法、ならびに当該検査回路を含む半導体装置 |
| US7977962B2 (en) | 2008-07-15 | 2011-07-12 | Micron Technology, Inc. | Apparatus and methods for through substrate via test |
| CN104422870B (zh) * | 2013-09-10 | 2018-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种微型沟槽的测试结构及测试方法 |
| CN105097778B (zh) * | 2014-04-23 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 用于改进斜坡电流测试检测能力的通孔阵列测试结构 |
| JP2022011453A (ja) * | 2020-06-30 | 2022-01-17 | サンケン電気株式会社 | 半導体装置 |
| CN115706072A (zh) * | 2021-08-16 | 2023-02-17 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135298A (ja) * | 1996-10-31 | 1998-05-22 | Mitsubishi Electric Corp | 配線の信頼性評価装置及びその方法 |
| JP2000294730A (ja) * | 1999-04-09 | 2000-10-20 | Mitsubishi Electric Corp | システムｌｓｉチップ及びその製造方法 |
-
2002
- 2002-06-12 JP JP2002171222A patent/JP3853260B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-05 US US10/454,469 patent/US6787802B2/en not_active Expired - Fee Related
- 2003-06-12 TW TW092115928A patent/TWI222149B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6787802B2 (en) | 2004-09-07 |
| TW200405499A (en) | 2004-04-01 |
| TWI222149B (en) | 2004-10-11 |
| JP2004022570A (ja) | 2004-01-22 |
| US20030230810A1 (en) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4774071B2 (ja) | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 | |
| US7081758B2 (en) | Inspection pattern, inspection method, and inspection system for detection of latent defect of multi-layer wiring structure | |
| US5514974A (en) | Test device and method for signalling metal failure of semiconductor wafer | |
| US7649200B1 (en) | System and method of detecting IC die cracks | |
| US7749778B2 (en) | Addressable hierarchical metal wire test methodology | |
| JP4740557B2 (ja) | 欠陥サイズを検出することができる半導体素子のテスト構造及びこれを用いたテスト方法 | |
| JP3853260B2 (ja) | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 | |
| US20070013363A1 (en) | Test structure design for reliability test | |
| JP2010182932A (ja) | 半導体装置及び半導体装置の不良解析方法 | |
| US5448179A (en) | Screening of conductors and contacts on microelectronic devices | |
| JP2010003832A (ja) | 半導体装置及びその評価方法 | |
| JP2008078572A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5370250B2 (ja) | 半導体装置の製造方法 | |
| JP3563289B2 (ja) | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 | |
| JPH06216207A (ja) | ウエーハの検査方法 | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| JP5140917B2 (ja) | 帯電量評価素子 | |
| JP2005223227A (ja) | 半導体装置及び半導体装置評価方法 | |
| JPH1123668A (ja) | 配線不良検査回路 | |
| JP2000243800A (ja) | 配線のエレクトロマイグレーション耐性評価方法 | |
| JP3201328B2 (ja) | 回路装置の試験方法 | |
| Prarop et al. | The Utilization of Seebeck effect for Edge Seal Die Failure Analysis | |
| JP4369002B2 (ja) | 回路基板検査装置 | |
| JP2006059895A (ja) | 半導体装置の検査用ｔｅｇ及びその検査方法、並びに半導体検査装置 | |
| US8519731B1 (en) | Determination of whether a line is open or shorted in an integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |