RU2313183C2 - Device for finding broadband signals - Google Patents
Device for finding broadband signals Download PDFInfo
- Publication number
- RU2313183C2 RU2313183C2 RU2004133989/09A RU2004133989A RU2313183C2 RU 2313183 C2 RU2313183 C2 RU 2313183C2 RU 2004133989/09 A RU2004133989/09 A RU 2004133989/09A RU 2004133989 A RU2004133989 A RU 2004133989A RU 2313183 C2 RU2313183 C2 RU 2313183C2
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- block
- inputs
- signal
- Prior art date
Links
Images
Landscapes
- Noise Elimination (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Предлагаемое устройство относится к области радиотехники и может найти применение при построении систем радиосвязи, радионавигации, управления, использующих широкополосные сигналы.The proposed device relates to the field of radio engineering and can find application in the construction of radio communication systems, radio navigation, control, using broadband signals.
Известны устройства поиска широкополосных сигналов (см. а.с. №1003372, Н04L 7/02, 1981 г.; №809619 Н04L 7/02, 1979 г.), которым присущ общий недостаток, заключающийся в низкой помехоустойчивости поиска широкополосных сигналов (ШПС) по задержке, а именно в большой вероятности синхронизации устройств на структурные помехи.Known devices for searching for broadband signals (see AS No. 1003372,
Наиболее близким по технической сущности к предлагаемому является устройство, описанное в патенте №2223606, Н04В 1/10, Н04L 7/02, принятое за прототип.The closest in technical essence to the proposed one is the device described in patent No. 2223606,
На фиг.1 изображена блок-схема устройства-прототипа, где приведены следующие обозначения:Figure 1 shows a block diagram of a prototype device, which shows the following notation:
1 - линейная часть;1 - linear part;
2 - согласованный фильтр;2 - matched filter;
3 - предварительный фильтр;3 - preliminary filter;
4 - линия задержки;4 - delay line;
51-5n - первый, ..., n-й аттенюаторы;5 1 -5 n - first, ..., n-th attenuators;
61-6n - первый, ..., n-й фазовращатели;6 1 -6 n - the first, ..., n-th phase shifters;
7 и 13 - первый и второй сумматоры;7 and 13 - the first and second adders;
8 и 15 - первый и второй детекторы;8 and 15 - the first and second detectors;
9 и 16 - первый и второй блоки сравнения с порогом;9 and 16 - the first and second blocks of comparison with the threshold;
101-10n/2 - первый, ..., n/2-й инверторы;10 1 -10 n / 2 - first, ..., n / 2nd inverters;
11 - блок управления переключением каналов;11 - channel switching control unit;
12 - элемент И;12 - element And;
14 - элемент НЕ;14 - element NOT;
17 - генератор тактовых импульсов.17 is a clock generator.
Устройство-прототип имеет следующие функциональные связи: последовательно соединенные линейную часть 1, первый, сигнальный вход которой является входом устройства, и согласованный фильтр 2; последовательно соединенные генератор тактовых импульсов 17 и блок управления переключением каналов 11, выход которого соединен со вторым, управляющим входом линейной части 1. При этом согласованный фильтр 2 содержит последовательно соединенные предварительный фильтр 3, вход которого является также и входом согласованного фильтра 2, и линию задержки 4, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов 52-5n, выходы которых соединены соответственно с входами со второго по n-й фазовращателей 62-6n, выходы которых соединены со второго по n-й входами первого сумматора 7 соответственно, а вход линии задержки 4 через последовательно соединенные первый аттенюатор 51 и первый фазовращатель 61 соединен с первым входом первого сумматора 7, выход которого является также и выходом согласованного фильтра 2, подключенным к последовательно соединенным первому детектору 8, первому блоку сравнения с порогом 9 и элементу И 12, выход которого является выходом устройства, соединенным с первым, управляющим входом блока управления переключением каналов 11. Кроме того, выходы с первого по n/2-й фазовращателей 61-6n/2 через соответствующие с первого по n/2-й инверторы 101-10n/2 соединены с первой группой n/2 входов второго сумматора 13 соответственно, а выходы с (n/2+1)-го по n-й фазовращателей 6n/2+1-6n соединены соответственно со второй группой n/2 входов второго сумматора 13, выход которого через последовательно соединенные второй детектор 15, второй блок сравнения с порогом 16 и элемент НЕ 14 соединен со вторым входом элемента И 12.The prototype device has the following functional relationships: serially connected
Устройство-прототип работает следующим образом.The prototype device operates as follows.
На первый, сигнальный вход блока 1, являющийся входом устройства, поступает сигнал, структурная помеха или их смесь. С выхода блока 1 сигнал поступает на вход блока 2, где через блок 3 подается на вход блока 4. С входа блока 4 и с его n-1 выходов сигнал через соответствующие последовательно соединенные блоки 51-5n и блоки 61-6n поступает на соответствующие n входы блока 7. При этом параметры блока 4, блоков 51-5n и блоков 61-6n выбираются таким образом, что на выходе блока 7 элементы сигнала складываются в фазе и дают значение автокорреляционной функции (АКФ) полезного сигнала, а на выходе блока 8 будет значение огибающей АКФ полезного сигнала. Превышение порога в блоке 9 приводит к тому, что на первый вход блока 12 поступит логическая единица.The first signal input of
Одновременно с выходов n/2 фазовращателей 6n/2+1-6n сигналы поступают на вторую группу n/2 входов блока 13 соответственно, а с выходов n/2 фазовращателей 61-6n/2 через соответствующие инверторы 101-10n/2 на соответствующую первую группу n/2 входов блока 13 поступают сигналы с противоположной фазой. Это приводит к тому, что значение АКФ сигнала на выходе блока 13 будет близко к нулю. Значит, значение огибающей АКФ на выходе блока 15 будет близкое к нулю. Соответственно, не будет превышен порог в блоке 16 и с выхода блока 14 на второй вход блока 12 поступит логическая единица. Следовательно, с выхода блока 12 выйдет логическая единица и поступит на первый, управляющий вход блока 11, что приведет к фиксации данного канала, так как формирование логической единицы на выходе блока 12 означает, что сигнал найден и поиск закончен.Simultaneously, from the outputs of n / 2 phase shifters 6 n / 2 + 1 -6 n, the signals are fed to the second group of n / 2 inputs of
Если на первый, сигнальный вход блока 1 поступит смесь полезного сигнала и мощной структурной помехи, то, как и в случае только с полезным сигналом, превышение порога суммой огибающих функций автокорреляции сигнала (АКФ) и функции взаимной автокорреляции сигнала и помехи (ВКФ) в блоке 9 приведет к поступлению на второй вход блока 12 логической единицы. Вероятность того, что в этот же момент значение ВКФ не превысит порог в блоке 16, достаточно мала. Таким образом, на первый вход элемента И 12 поступит логический нуль и на входе блока 11 будет логический нуль, означающий, что сигнал не найден, переключение каналов может быть продолжено, поиск полезного сигнала не закончен.If a mixture of a useful signal and powerful structural noise arrives at the first signal input of
Но при большом уровне помехи не имеет смысла производить обнаружение полезного сигнала на данном канале, так как заведомо он не может быть принят, даже если удастся его обнаружить.But with a large level of interference, it makes no sense to detect a useful signal on a given channel, since it certainly cannot be received, even if it can be detected.
Недостатком устройства-прототипа является большое время поиска при воздействии помех естественного фона высокого уровня.The disadvantage of the prototype device is the long search time when exposed to high-level natural background noise.
Для устранения указанного недостатка в устройство поиска широкополосных сигналов, содержащее генератор тактовых импульсов, линейную часть, первый, сигнальный вход которой является входом устройства, а выход линейной части соединен с входом согласованного фильтра, содержащего последовательно соединенные предварительный фильтр, вход которого является входом согласованного фильтра, и линию задержки, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов, выходы которых соединены соответственно с входами со второго по n-й фазовращателей, выходы которых соединены со второго по n-й входами первого сумматора соответственно, кроме того, вход линии задержки через последовательно соединенные первый аттенюатор и первый фазовращатель соединен с первым входом первого сумматора, выход которого, являющийся также и выходом согласованного фильтра, подключен к последовательно соединенным первому детектору, первому блоку сравнения с порогом и элементу И, выход которого является выходом устройства; кроме того, выходы с первого по n/2-й фазовращателей через соответствующие с первого по n/2-й инверторы соединены с первой группой n/2 входов второго сумматора соответственно, а выходы с (n/2+1)-го по n-й фазовращателей соединены соответственно со второй группой n/2 входов второго сумматора, выход которого через последовательно соединенные второй детектор, второй блок сравнения с порогом и элемент НЕ соединен со вторым входом элемента И, согласно изобретению введены блок анализа помеховой обстановки, логический блок и блок управления, при этом выход линейной части соединен с входом блока анализа помеховой обстановки, выход которого соединен с первыми входами логического блока и блока управления, второй, синхронизирующий вход которого соединен с выходом генератора тактовых импульсов; выход элемента И соединен с третьим, управляющим входом блока управления, выход которого соединен со вторым, управляющим входом логического блока, выход которого соединен со вторым, управляющим входом линейной части.To eliminate this drawback, a broadband signal search device comprising a clock generator, a linear part, the first signal input of which is the input of the device, and the output of the linear part is connected to the input of a matched filter containing a pre-filter connected in series, the input of which is an input of a matched filter, and a delay line, (n-1) of the outputs of which (where n is an even number) are connected respectively to the inputs from the second to the n-th attenuators, the outputs of which are connected respectively only with the inputs from the second to the nth phase shifters, the outputs of which are connected to the second to the nth inputs of the first adder, respectively, in addition, the input of the delay line through the first attenuator and the first phase shifter connected in series to the first input of the first adder, the output of which is also the output of the matched filter is connected to the first detector in series, the first block comparing with the threshold and the And element, the output of which is the output of the device; in addition, the outputs from the first to n / 2nd phase shifters are connected through the corresponding first to n / 2nd inverters to the first group of n / 2 inputs of the second adder, respectively, and the outputs from (n / 2 + 1) -th to n -th phase shifters are connected respectively to the second group of n / 2 inputs of the second adder, the output of which is through the second detector in series, the second threshold comparison unit and the element is NOT connected to the second input of the element And, according to the invention, an interference analysis unit, a logic unit and a block are introduced control, while One linear part is connected to the input of the interference analysis unit, the output of which is connected to the first inputs of the logic unit and the control unit, the second, synchronizing input of which is connected to the output of the clock generator; the output of the AND element is connected to the third, control input of the control unit, the output of which is connected to the second, control input of the logic block, the output of which is connected to the second, control input of the linear part.
На фиг.2 изображена блок-схема предлагаемого устройства, где приведены следующие обозначения:Figure 2 shows a block diagram of the proposed device, which shows the following notation:
1 - линейная часть;1 - linear part;
2 - согласованный фильтр;2 - matched filter;
3 - предварительный фильтр;3 - preliminary filter;
4 - линия задержки;4 - delay line;
51-5n - первый, ..., n-й аттенюаторы;5 1 -5 n - first, ..., n-th attenuators;
61-6n - первый, ..., n-й фазовращатели;6 1 -6 n - the first, ..., n-th phase shifters;
7, 13, - первый и второй сумматоры;7, 13, the first and second adders;
8, 15 - первый и второй детекторы;8, 15 - the first and second detectors;
9, 16 - первый и второй блоки сравнения с порогом;9, 16 - the first and second blocks of comparison with the threshold;
101-10n/2 - первый, ..., n/2-й инверторы;10 1 -10 n / 2 - first, ..., n / 2nd inverters;
11 - блок управления;11 - control unit;
12 - элемент И;12 - element And;
14 - элемент НЕ;14 - element NOT;
17 - генератор тактовых импульсов;17 - a clock generator;
18 - блок анализа помеховой обстановки;18 is a block analysis of the interference environment;
19 - логический блок.19 is a logical block.
Предлагаемое устройство имеет следующие функциональные связи: последовательно соединенные линейную часть 1, первый, сигнальный вход которой является входом устройства, и согласованный фильтр 2, содержащий последовательно соединенные предварительный фильтр 3, вход которого является входом согласованного фильтра 2, и линию задержки 4, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов 52-5n, выходы которых соединены соответственно с входами со второго по n-й фазовращателей 62-6n, выходы которых соединены со второго по n-й входами первого сумматора 7 соответственно, а вход линии задержки 4 через последовательно соединенные первый аттенюатор 51 и первый фазовращатель 61 соединен с первым входом первого сумматора 7, выход которого является также и выходом согласованного фильтра 2, подключенным к последовательно соединенным первому детектору 8, первому блоку сравнения с порогом 9 и элементу И 12, выход которого является выходом устройства, соединенным с третьим, управляющим входом блока управления 11, выход которого соединен со вторым, управляющим входом логического блока 19, выход которого соединен со вторым, управляющим входом линейной части 1, выход которой через блок анализа помеховой обстановки 18 соединен с первыми входами логического блока 19 и блока управления 11, второй, синхронизирующий вход которого соединен с выходом генератора тактовых импульсов 17. Кроме того, выходы с первого по n/2-й фазовращателей 61-6n/2 соединены соответственно с входами с первого по n/2-й инверторов 101-10n/2, выходы которых соединены с первой группой n/2 входов второго сумматора соответственно, выходы с (n/2+1)-го по n-й фазовращателей 6n/2+1-6n соединены соответственно со второй группой n/2 входов второго сумматора 13, выход которого подключен к последовательно соединенным второму детектору 15, второму блоку сравнения с порогом 16 и элементу НЕ 14, выход которого соединен со вторым входом элемента И 12.The proposed device has the following functional relationships: series-connected
Предлагаемое устройство работает следующим образом. На вход устройства может поступать сигнал, смесь сигнала и структурной помехи или структурная помеха. Помехи естественного фона всегда присутствуют на входе устройства.The proposed device operates as follows. A signal, a mixture of signal and structural interference, or structural interference may be input to the device. Natural noise is always present at the input of the device.
Рассмотрим случай, когда на первый, сигнальный вход блока 1, являющийся входом устройства, поступает сигнал при наличии помехи естественного фона. С выхода блока 1 сигнал поступает на вход блока 2, где через блок 3 подается на вход блока 4. С входа и с (n-1) выходов блока 4 сигналы через соответствующие последовательно соединенные блоки 51-5n и блоки 61-6n поступают на соответствующие n входов блока 7. При этом параметры блоков 4, 51-5n и 61-6n выбираются таким образом, что на выходе блока 7 элементы сигнала складываются в фазе и дают значение АКФ полезного сигнала, которая подается на вход блока 8, с выхода которого значение огибающей АКФ полезного сигнала подается на вход блока 9, где происходит сравнение с пороговым значением. Превышение порога в блоке 9 приводит к тому, что на первый вход блока 12 поступит логическая единица. Одновременно с выходов блоков 6n/2+1-6n сигналы поступают соответственно на вторую группу n/2 входов блока 13, а с выходов блоков 61-6n/2 через соответствующие блоки 101-10n/2 на первую группу n/2 входов блока 13 соответствующие сигналы поступают с противоположной фазой. Это приводит к тому, что значение АКФ сигнала на выходе блока 13 будет близко к нулю. Значит, значение огибающей АКФ на выходе блока 15 будет близко к нулю. Соответственно, не будет превышен порог в блоке 16, и с выхода блока 14 на второй вход блока 12 поступит логическая единица. Следовательно, с выхода блока 12 выйдет логическая единица и поступит на выход устройства, а также на третий, управляющий вход блока 11, что приведет к фиксации данного канала, так как формирование логической единицы на выходе блока 12 означает, что сигнал найден и поиск закончен. Кроме того, сигнал при наличии помехи естественного фона с выхода блока 1 поступает на вход блока 18, предназначенного для формирования управляющего сигнала для блока 19 и для сброса блока 11 в зависимости от уровня помехи естественного фона на входе устройства. Для этого с выхода блока 18 управляющий сигнал поступает на первый вход блока 11, на второй, синхронизирующий вход которого поступают тактовые импульсы с выхода блока 17. В блоке 11 формируется сигнал управления, который подается на второй, управляющий вход блока 19, на первый вход которого подается сигнал управления с выхода блока 18. В блоке 19 происходит формирование частоты, на которую настраивается канал в блоке 1. С выхода блока 19 сигнал новой канальной частоты подается на второй, управляющий вход блока 1.Consider the case when the first signal input of
Если на вход устройства поступит смесь сигнала и мощной структурной помехи при наличии помехи естественного фона, то, как и в случае только с сигналом, превышение порога суммой огибающих АКФ сигнала и ВКФ сигнала и помехи в блоке 9 приведет к поступлению на первый вход блока 12 логической единицы. Вероятность того, что в этот же момент значение ВКФ не превысит порог в блоке 16, достаточно мала. Таким образом, с выхода блока 14 на второй вход блока 12 поступит логический нуль. Следовательно, с выхода блока 12 на третий, управляющий вход блока 11 поступит логический нуль, означающий, что сигнал не найден, переключение каналов может быть продолжено, поиск полезного сигнала будет продолжен на других каналах.If a mixture of a signal and powerful structural noise is received at the device’s input in the presence of natural background noise, then, as in the case of a signal only, exceeding the threshold by the sum of the envelopes of the ACF signal and the CCF of the signal and interference in
Если на вход устройства поступит мощная структурная помеха при наличии помехи естественного фона, то вероятность того, что в момент отсчета будет превышен порог как в блоке 9, так и в блоке 16, достаточно велика. Это значит, что на первый вход блока 12 поступит логический нуль, а на второй вход блока 12 поступит логическая единица. С выхода блока 12 на третий, управляющий вход блока 11 поступит логический нуль, и поиск сигнала будет продолжен на других каналах.If a powerful structural noise arrives at the input of the device in the presence of interference from the natural background, then the probability that the threshold will be exceeded at the moment of counting both in
Если на входе устройства присутствует высокий уровень помех естественного фона, то с выхода блока 18 на первые входы блоков 11 и 19 поступит логическая единица. Это приведет к переключению этих блоков, так что поиск сигнала сразу будет продолжен на других каналах, где, возможно, уровень помех естественного фона ниже, и это позволяет принять сигнал.If at the input of the device there is a high level of interference of the natural background, then from the output of
Функциональная схема блока анализа помеховой обстановки 18 приведена на фиг.3, где введены следующие обозначения:The functional block diagram of the analysis of the
181 - измеритель мощности;181 - power meter;
182 - блок сравнения с порогом;182 is a comparison block with a threshold;
183 - формирователь.183 - shaper.
Блок анализа помеховой обстановки 18 содержит последовательно соединенные измеритель мощности 181, вход которого является входом блока анализа помеховой обстановки 18, блок сравнения с порогом 182 и формирователь 183, выход которого является выходом блока анализа помеховой обстановки 18.The
Блок анализа помеховой обстановки 18 работает следующим образом.Block analysis of the
С выхода блока 1 входной сигнал поступает на блок 181, который измеряет суммарную мощность сигнала и помехи естественного фона. Блок 182 настроен на порог, определяемый предельным уровнем помех, при котором сигнал еще может быть принят. Если этот порог превышен, то блок 183 формирует логическую единицу для управления блоками 11 и 19, которая подается на первые входы блоков 11 и 19.From the output of
Функциональная схема логического блока 19 приведена на фиг.4, где введены следующие обозначения:The functional diagram of the
191 - элемент ИЛИ;191 - an OR element;
192 - перестраиваемый генератор.192 - tunable generator.
Логический блок 19 содержит последовательно соединенные элемент ИЛИ 191 и перестраиваемый генератор 192, выход которого является выходом логического блока 19. При этом первый вход элемента ИЛИ 191 является первым входом логического блока 19, а второй вход элемента ИЛИ 191 - вторым входом логического блока 19.The
Логический блок 19 работает следующим образом.The
На первый вход блока 191 поступает сигнал логического уровня с выхода блока 18. Если уровень помехи превышает допустимое значение, то на первый вход блока 191 поступит логическая единица. На второй вход блока 191 поступает сигнал логического уровня с выхода блока 11. Логическая единица с выхода блока 11 поступает в том случае, если заданное время поиска на данном канале истекло и сигнал не найден. При поступлении логической единицы на вход блока 192 он перестраивается на другую частоту, сигнал которой с выхода блока 19 подается на второй, управляющий вход блока 1.At the first input of
Функциональная схема блока управления 11 приведена на фиг.5, где введены следующие обозначения:The functional diagram of the
111 - ключ;111 - the key;
112 - счетчик фиксированных чисел;112 - fixed number counter;
113 - формирователь;113 - shaper;
114 - бинарный счетчик.114 is a binary counter.
Блок управления 11 содержит последовательно соединенные бинарный счетчик 114, вход которого также является третьим, управляющим входом блока управления 11, ключ 111, счетчик фиксированных чисел 112 и формирователь 113, выход которого является выходом блока управления 11. При этом второй вход ключа 111 является также и вторым, синхронизируемым входом блока управления 11, а второй вход счетчика фиксированных чисел 112 является также и первым входом блока управления 11.The
Блок 11 работает следующим образом.
На вход блока 114 поступает сигнал логического уровня с выхода блока 12. В случае, если сигнал не найден, на вход блока 114 поступит логический нуль, который, пройдя через блок 114, поступит на управляющий вход блока 111 и откроет его, то есть тактовые импульсы с выхода блока 17 через блок 111 будут беспрепятственно поступать на первый вход блока 112, который рассчитан на определенное число тактовых импульсов. Это число определяется временем, в течение которого устройство поиска будет производить обнаружение полезного сигнала на данном канале. Когда поступит заданное число тактовых импульсов, на которое рассчитан счетчик 112, на его выходе сформируется логическая единица, которая, пройдя через блок 113, подается на второй, управляющий вход блока 19.At the input of
Если устройство поиска обнаружило полезный сигнал, то с выхода блока 12 на вход блока 114 поступит логическая единица и переведет его в другое состояние. С выхода блока 114 на первый, управляющий вход блока 111 поступит логическая единица и закроет его, то есть тактовые импульсы с выхода блока 17 не будут поступать на первый вход блока 112. Число тактовых импульсов не считается, и логический нуль с выхода блока 112 через блок 113 поступит на второй, управляющий вход блока 19.If the search device has detected a useful signal, then from the output of
Если уровень помех естественного фона на входе устройства превышает допустимый, то с выхода блока 18 на второй вход блока 112 поступит логическая единица, которая обнулит его, что приготовит его для дальнейшей работы на другом канале.If the level of interference of the natural background at the input of the device exceeds the permissible, then from the output of
Структурная схема блока 192 и описание его работы приведено в заявке Великобритании №1473608.The block diagram of
Блоки 112, 114 и 182 имеют широкое применение. Описание структуры и принципов построения подобных блок-схем можно найти, например, в книге М.Мэндла "200 избранных схем электроники", пер. с англ. под редакцией Ицхоки Я.С., М.: Мир, 1980 г.: блок 182 - стр.176 - 181, рис.8.6 (б).
Блоки 112 и 114 описаны также в книге Р.Токхейма "Основы цифровой электроники", пер. с англ. под редакцией Е.К.Масловского, М.: Мир, 1988 г.: стр.163-184.
Реализация измерителя мощности (блок 181) не вызывает сомнений, в частности, он может быть реализован на квадратичном детекторе с конденсатором, другие методы построения измерителей мощности описаны в книге Г.Я.Мирского "Аппаратурное определение характеристик случайных процессов", М.-Л., Энергия, 1967, стр 432.The implementation of the power meter (block 181) is not in doubt, in particular, it can be implemented on a quadratic detector with a capacitor, other methods for constructing power meters are described in the book by G.Ya. Mirsky “Hardware Determination of Characteristics of Random Processes,” M.-L. , Energy, 1967, pp. 432.
Таким образом, в заявляемом устройстве время поиска сигнала может быть значительно уменьшено за счет того, что время поиска существенно снижается в тех каналах, в которых отношение сигнал/шум малое и вероятность обнаружить сигнал и принять его достаточно мала. То есть введение дополнительных блоков в заявленное устройство обеспечивает уменьшение времени поиска по сравнению с прототипом.Thus, in the inventive device, the search time of the signal can be significantly reduced due to the fact that the search time is significantly reduced in those channels in which the signal-to-noise ratio is small and the probability of detecting the signal and receiving it is quite small. That is, the introduction of additional blocks in the claimed device provides a reduction in search time compared to the prototype.
Устройство применимо, в частности, для стационарных систем связи, где уровень полезного сигнала заранее известен, а суммарный уровень полезного сигнала и помехи можно измерить.The device is applicable, in particular, for stationary communication systems, where the level of the useful signal is known in advance, and the total level of the useful signal and interference can be measured.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2004133989/09A RU2313183C2 (en) | 2004-11-22 | 2004-11-22 | Device for finding broadband signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2004133989/09A RU2313183C2 (en) | 2004-11-22 | 2004-11-22 | Device for finding broadband signals |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2004133989A RU2004133989A (en) | 2006-05-10 |
RU2313183C2 true RU2313183C2 (en) | 2007-12-20 |
Family
ID=36656447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2004133989/09A RU2313183C2 (en) | 2004-11-22 | 2004-11-22 | Device for finding broadband signals |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2313183C2 (en) |
-
2004
- 2004-11-22 RU RU2004133989/09A patent/RU2313183C2/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2004133989A (en) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0131260A2 (en) | An arrangement to provide an accurate time-of-arrival indication for a received signal | |
WO2006033676A2 (en) | Digital broadband frequency measurement | |
US4559607A (en) | Arrangement to provide an accurate time-of-arrival indication for a plurality of received signals | |
US3732563A (en) | Pulse train decoder-degarbler | |
RU2313183C2 (en) | Device for finding broadband signals | |
RU2422845C2 (en) | Matrix receiver | |
Mohammed et al. | IFFT technique for skywave detection in Loran-C receivers | |
US4003051A (en) | Expanded range gate moving target indicator | |
RU2273953C1 (en) | Device for finding broadband signals | |
RU2244375C1 (en) | Broadband signal search device | |
RU2223606C1 (en) | Broadband signal searching device | |
Mogyla et al. | Relay-type noise correlation radar for the measurement of range and vector range rate | |
RU2722462C1 (en) | Multichannel system for seismic surveys | |
US3254339A (en) | Apparatus for improving the signal-tonoise ratio of varying, periodicallyrecurring signals | |
RU2268549C1 (en) | Device for finding broadband signals | |
RU2376703C1 (en) | Broadband signal searching device | |
US3383605A (en) | Pulse repetition frequency filter with continuously variable upper and lower limits | |
RU2310978C2 (en) | Discontinuous matched filter | |
RU2196385C2 (en) | Broadband noise suppression device | |
RU2302693C1 (en) | Broadband signal searching device | |
RU2124804C1 (en) | Synchronous detector | |
SU1582344A1 (en) | Digital discriminator of pulse frequency | |
RU2364022C2 (en) | Device of broadband signal search | |
SU822077A1 (en) | Radio signal phase measuring device | |
SU1716613A1 (en) | Device for synchronization of periodic code sequences |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20081123 |