RU2310978C2 - Discontinuous matched filter - Google Patents
Discontinuous matched filter Download PDFInfo
- Publication number
- RU2310978C2 RU2310978C2 RU2005127616/09A RU2005127616A RU2310978C2 RU 2310978 C2 RU2310978 C2 RU 2310978C2 RU 2005127616/09 A RU2005127616/09 A RU 2005127616/09A RU 2005127616 A RU2005127616 A RU 2005127616A RU 2310978 C2 RU2310978 C2 RU 2310978C2
- Authority
- RU
- Russia
- Prior art keywords
- channel
- output
- inputs
- comparator
- input
- Prior art date
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Изобретение относится к технике цифровой связи и сигнализации, а именно к устройствам оптимального асинхронного приема сигналов.The invention relates to techniques for digital communication and signaling, and in particular to devices for optimal asynchronous reception of signals.
Известны асинхронные адресные системы цифровой связи и сигнализации, структура сообщений в которых представляет собой последовательность кодовых слов (блоков), каждое из которых в общем случае несет n бит информации.Asynchronous addressable digital communication and signaling systems are known, the message structure of which is a sequence of code words (blocks), each of which in the general case carries n bits of information.
Известен квазиоптимальный дискретный согласованный фильтр [Варакин Л.Е., Системы связи с шумоподобными сигналами. - Радио и связь, 1985, с.364-366, рис 22.2], обеспечивающий прием кодовых последовательностей на видеочастоте, содержащий фильтр низкой частоты, первое решающее устройство, регистр сдвига и весовой сумматор.Known quasi-optimal discrete matched filter [L. Varakin, Communication systems with noise-like signals. - Radio and communication, 1985, pp. 344-366, Fig. 22.2], providing the reception of code sequences at the video frequency, containing a low-pass filter, a first solver, a shift register and a weight adder.
Основным недостатком данного квазиоптимального дискретного согласованного фильтра является низкая помехоустойчивость к трансформации принимаемых кодовых последовательностей (прием не тех последовательностей, которые были переданы). Трансформация возникает при асинхронном приеме кодовых последовательностей, когда решение о приеме символа кода (записи его в регистр сдвига) принимается в момент минимального соотношения сигнал-шум на входе первого решающего устройства. Такая ситуация возникает, например, когда между моментами отсчета (принятия решения) на входе фильтра низкой частоты в равной пропорции действуют противоположные символы принимаемой кодовой последовательности, тогда напряжение на выходе фильтра к моменту отсчета будет близко к нулю, а вероятность принятия правильного решения о символе - к 0,5.The main disadvantage of this quasi-optimal discrete matched filter is its low noise immunity to transformation of received code sequences (reception of not those sequences that were transmitted). The transformation occurs during the asynchronous reception of code sequences, when the decision to receive a code symbol (write it to the shift register) is made at the moment of the minimum signal-to-noise ratio at the input of the first solving device. Such a situation occurs, for example, when opposite symbols of the received code sequence act in equal proportion between the moments of reference (making a decision) at the input of a low-pass filter, then the voltage at the output of the filter will be close to zero by the time of reference, and the probability of making the right decision about the symbol is to 0.5.
Удвоенная частота отсчетов не приводит к принципиальному устранению трансформации, так как имеется возможность возникновения ситуаций, когда на одном такте в регистр будет вписана принимаемая кодовая комбинация, а на следующем - сформированная за счет смеси сигнала и шума ложная кодовая комбинация. Кроме того, удвоение частоты приводит к повышенным потерям в чувствительности по сравнению с оптимальным дискретным согласованным фильтром за счет использования при принятии решения только половины энергии сигнала.The doubled sampling frequency does not lead to a fundamental elimination of the transformation, since there is the possibility of situations where the received code combination will be entered in the register on one clock cycle and the false code combination formed due to the signal and noise mixture. In addition, frequency doubling leads to increased loss in sensitivity compared to the optimal discrete matched filter due to the use of only half of the signal energy when making a decision.
Известен дискретный согласованный фильтр [Авт. св. СССР №620012, кл. Н03Н 7/28], содержащий временной дискретизатор, квантователь, регистр сдвига, весовой сумматор, блок оценки значений помехи с постоянной амплитудой, дополнительный квантователь, инвертор и переключатель. Этот фильтр обладает повышенной помехоустойчивостью к действию помех с постоянной амплитудой.Known discrete matched filter [Auth. St. USSR No. 620012, class H03H 7/28], comprising a time sampler, a quantizer, a shift register, a weight adder, a constant amplitude interference estimator, an additional quantizer, an inverter and a switch. This filter has a high noise immunity to the effects of constant amplitude.
Известен цифровой согласованный фильтр [Авт. св. СССР №1177061, кл. Н03Н 17/02], содержащий аналоговую линию задержки, сумматор, квантователь, регистр сдвига, весовой сумматор, измеритель эффективного напряжения помехи и фильтр нижних частот.Known digital matched filter [Auth. St. USSR No. 1177061, class H03H 17/02], comprising an analog delay line, an adder, a quantizer, a shift register, a weight adder, an effective interference voltage meter, and a low-pass filter.
Недостатками данных фильтров являются:The disadvantages of these filters are:
- низкая помехоустойчивость к трансформации принимаемых кодовых последовательностей;- low noise immunity to the transformation of the received code sequences;
- повышенные потери в чувствительности.- increased loss in sensitivity.
Наиболее близким по технической сущности к заявленному изобретению является выбранный в качестве прототипа двухканальный квазиоптимальный дискретный согласованный фильтр [Варакин Л.Е., Теория систем сигналов. - Советское радио, 1978, с.147, последний абзац], содержащий генератор тактовых импульсов, линию задержки тактовых импульсов на половину длительности элемента кода и два объединенных схемой ИЛИ идентичных канала, каждый из которых содержит двухсторонний ограничитель, каскад совпадения «1», регистр сдвига и весовой сумматор.The closest in technical essence to the claimed invention is a two-channel quasi-optimal discrete matched filter selected as a prototype [L. Varakin, Theory of signal systems. - Soviet Radio, 1978, p.147, the last paragraph], containing a clock pulse generator, a delay line of clock pulses for half the duration of the code element and two OR channels connected by an identical circuit, each of which contains a two-way limiter, coincidence cascade "1", register shear and weight adder.
Недостатком данного квазиоптимального дискретного согласованного фильтра является низкая помехоустойчивость к трансформации принимаемых кодовых последовательностей.The disadvantage of this quasi-optimal discrete matched filter is its low noise immunity to transformation of received code sequences.
Технической задачей изобретения является повышение помехоустойчивости к трансформации сообщений и повышение чувствительности.An object of the invention is to increase the noise immunity to message transformation and increase sensitivity.
Указанная задача достигается тем, что в известное устройство, содержащее последовательно соединенные генератор тактовых импульсов (ГТИ) и линию задержки тактовых импульсов на половину длительности элемента кода (ЛЗ), два регистра сдвига (PC) и весовой сумматор, согласно изобретению введены синхронизирующий триггер, пороговое устройство, последовательно соединенные компаратор выбора канала и инвертор, два канала обработки, каждый из которых содержит последовательно соединенные интегратор со сбросом и компаратор с нулевым порогом срабатывания, последовательно соединенные устройство выборки-хранения (УВХ), квадратор и фильтр низкой частоты (ФНЧ), причем сигнальные входы интеграторов со сбросом объединены и являются входами дискретного согласованного фильтра (ДСФ), входы установки интеграторов со сбросом в исходное состояние и входы стробирования УВХ соединены, соответственно, с выходом ГТИ для первого канала и выходом ЛЗ для второго канала, выходы интеграторов со сбросом соединены с сигнальными входами УВХ соответствующих каналов, выход компаратора с нулевым порогом срабатывания первого канала соединен с информационным входом синхронизирующего триггера, тактовый вход которого соединен с выходом ГТИ, а выход - с информационным входом PC первого канала, выход компаратора с нулевым порогом срабатывания второго канала соединен с информационным входом PC второго канала, выход ФНЧ первого канала соединен с прямым входом компаратора выбора канала, а выход ФНЧ второго канала - с инверсным входом компаратора выбора канала, выход которого соединен с входами перевода выходов PC в третье состояние для первого канала непосредственно, а для второго - через инвертор, тактовые входы PC соединены с выходом ЛЗ, соответствующие выходы канальных PC и входы весового сумматора объединены, а выходы весового сумматора соединены со входами порогового устройства, выход которого является выходом ДСФ.This task is achieved by the fact that in the known device containing a series-connected clock pulse generator (GTI) and a delay line of clock pulses for half the duration of the code element (LZ), two shift registers (PC) and weight adder, according to the invention, a synchronization trigger, a threshold a device, a channel selection comparator and an inverter connected in series, two processing channels, each of which contains a reset integrator and a comparator with a zero threshold a series-connected sampling-storage device (SEC), a quadrator and a low-pass filter (LPF), the signal inputs of integrators with a reset are combined and are inputs of a discrete matched filter (DSF), installation inputs of integrators with a reset and gates connected, respectively, with the output of the GTI for the first channel and the output of the LZ for the second channel, the outputs of the integrators with the reset are connected to the signal inputs of the I / O of the corresponding channels, the output of the comparator with a zero threshold with abutting of the first channel is connected to the information input of the synchronizing trigger, the clock input of which is connected to the GTI output, and the output is connected to the information input of the PC of the first channel, the output of the comparator with a zero threshold for the second channel is connected to the information input of the PC of the second channel, the output of the low-pass filter of the first channel is connected to direct input of the channel selection comparator, and the LPF output of the second channel with the inverse input of the channel selection comparator, the output of which is connected to the inputs of the PC outputs in the third state for the first channel and directly, and the second - via inverter PC clock inputs connected to the output LZ, respective outputs channel PC and the weighting adder inputs are combined, and outputs the weighting combiner connected to the threshold input device, whose output is the output of the DPF.
Новизна технического решения заключается в наличии в заявленном ДСФ новых схемных элементов: синхронизирующего триггера, компаратора выбора канала, инвертора, порогового устройства, интеграторов со сбросом, компараторов с нулевым порогом срабатывания, УВХ, квадраторов и ФНЧ.The novelty of the technical solution lies in the presence of new circuit elements in the claimed DSF: a synchronizing trigger, a channel selection comparator, an inverter, a threshold device, reset integrators, comparators with a zero response threshold, UHF, squares, and an LPF.
Таким образом, изобретение соответствует критерию "новизна".Thus, the invention meets the criterion of "novelty."
Анализ известных технических решений в исследуемой и смежных областях позволяет сделать вывод о том, что введенные функциональные узлы известны. Однако введение их в ДСФ с указанными связями придает этому устройству новые свойства. Введенные функциональные узлы взаимодействуют таким образом, что позволяют принимать решение о приеме кодовой последовательности по каналу с большим отношением сигнал-шум, позволяя, таким образом, повысить помехоустойчивость к трансформации сообщений и чувствительность по срабатыванию.Analysis of known technical solutions in the studied and related fields allows us to conclude that the introduced functional units are known. However, their introduction into the DSF with the indicated bonds gives this device new properties. The introduced functional units interact in such a way that they can make a decision about receiving a code sequence over a channel with a large signal-to-noise ratio, thus making it possible to increase noise immunity to message transformation and response sensitivity.
Таким образом, изобретение соответствует критерию "изобретательский уровень", т.к. оно для специалиста явным образом не следует из уровня техники.Thus, the invention meets the criterion of "inventive step", because it does not explicitly follow from the prior art for a specialist.
Изобретение может быть использовано в асинхронных адресных системах радиосвязи и радиосигнализации.The invention can be used in asynchronous addressable radio communication systems and radio alarms.
Таким образом, изобретение соответствует критерию "промышленная применимость".Thus, the invention meets the criterion of "industrial applicability".
На фиг.1 представлена структурная электрическая схема ДСФ, а на фиг.2 - временные диаграммы работы.Figure 1 presents the structural electrical diagram of the DSF, and figure 2 is a timing diagram of work.
ДСФ (фиг.1) содержит последовательно соединенные ГТИ 1 и ЛЗ тактовых импульсов на половину длительности элемента кода 2, последовательно соединенные первый интегратор со сбросом (И) 3 и первый компаратор с нулевым порогом срабатывания (К) 4, а также аналогичную цепь из второго интегратора со сбросом 5 и второго компаратора с нулевым порогом срабатывания 6, последовательно соединенные первое УВХ 7, первый квадратор (KB) 8 и первый ФНЧ 9, а также аналогичную цепь из второго УВХ 10, второго квадратора 11 и второго ФНЧ 12, синхронизирующий триггер (Т) 13, компаратор выбора канала (КВК) 14, инвертор 15, первый и второй PC 16 и 17, весовой сумматор (СУМ) 18 и пороговое устройство (ПУ) 19, причем сигнальные входы интеграторов со сбросом 3 и 5 объединены и являются входами ДСФ, вход установки интегратора со сбросом 3 в исходное состояние и вход стробирования УВХ 7 соединены с выходом ГТИ 1, а вход установки интегратора со сбросом 5 в исходное состояние и вход стробирования УВХ 10 соединены с выходом ЛЗ 2, выход интегратора со сбросом 3 соединен с сигнальным входом УВХ 7, а выход интегратора со сбросом 5 соединен с сигнальным входом УВХ 10, выход компаратора с нулевым порогом срабатывания 4 соединен с информационным входом (вход D) синхронизирующего триггера 13, тактовый вход (вход С) которого соединен с выходом ГТИ 1, а выход - с информационным входом (вход D) PC 16, выход компаратора с нулевым порогом срабатывания 6 соединен с информационным входом PC 17, выход ФНЧ 9 соединен с прямым входом компаратора выбора канала 14, а выход ФНЧ 12 - с инверсным входом компаратора 14, выход которого соединен с входом перевода выходов PC 16 в третье состояние (вход СЕ) и входом инвертора 15, выход которого соединен со входом перевода выходов PC 17 в третье состояние, тактовые входы PC 16 и 17 (входы С) соединены с выходом ЛЗ 2, соответствующие выходы канальных PC 16, 17 (выходы Q) и входы весового сумматора 18 объединены, а выходы весового сумматора 18 соединены со входами порогового устройства 19, выход которого является выходом ДСФ.DSF (figure 1) contains sequentially connected GTI 1 and LZ clock pulses for half the duration of the code element 2, sequentially connected to the first integrator with reset (I) 3 and the first comparator with zero threshold (K) 4, as well as a similar circuit from the second an integrator with reset 5 and a second comparator with a zero
Дискретный согласованный фильтр работает следующим образом. На входе ДСФ действует нормальный белый шум при отсутствии сигналов или смесь сигнала и шума. На фиг.2а показан пример сигнала, поступающего на вход ДСФ с выхода частотного детектора при большом отношении сигнал-шум.Discrete matched filter works as follows. Normal white noise acts in the absence of signals at the DSF input, or a mixture of signal and noise. On figa shows an example of a signal input to the DSF from the output of the frequency detector with a large signal-to-noise ratio.
Действующий шум или смесь сигнала и шума интегрируются отрезками, равными длительности элементарного символа кода, интеграторами со сбросом 3 и 5, как показано на фиг.2г и 2д, где границы интервалов интегрирования определяются стробирующими импульсами ГТИ 1 и ЛЗ 2, как показано на фиг.2б и 2в.Effective noise or a mixture of signal and noise are integrated by segments equal to the duration of the elementary symbol of the code by integrators with
Сигналы с выходов интеграторов со сбросом 3 и 5 нормируются по амплитуде соответствующими компараторами с нулевым порогом срабатывания 4 и 6, как показано на фиг.2е и 2ж.The signals from the outputs of integrators with a reset of 3 and 5 are normalized in amplitude by the corresponding comparators with a zero threshold of
Далее нормированная последовательность с выхода компаратора с нулевым порогом срабатывания 4 стробирующими импульсами ГТИ 1 записывается в синхронизирующий триггер 13 (фиг.2з). Стробирующими импульсами ЛЗ 2 последовательности с синхронизирующего триггера 13 и компаратора с нулевым порогом срабатывания 6 синхронно записываются в соответствующие PC 16 и 17. Указанная процедура иллюстрируется эпюрами фиг.2и и 2к на выходах первых разрядов PC. При этом, для примера, на фиг.2к показана запись в PC 17 трансформированной кодовой комбинации.Next, the normalized sequence from the output of the comparator with a zero threshold 4 gating pulses GTI 1 is recorded in the synchronizing trigger 13 (Fig.2z). With strobe pulses LZ 2, the sequences from the synchronizing trigger 13 and the comparator with a zero
Ко входам весового сумматора 18 подключаются выходы PC того канала, фазовый сдвиг стробирующих импульсов для которого (подаваемых на вход установки интегратора со сбросом в исходное состояние и вход стробирования УВХ) минимален по отношению к принимаемой кодовой последовательности. Весовой сумматор 18 согласован с принимаемой кодовой комбинацией (КК) таким образом, чтобы на его выходе формировался двоичный код, соответствующий количеству элементов КК.The inputs of the weight adder 18 are connected to the outputs of the PC of that channel, the phase shift of the strobe pulses for which (fed to the input of the integrator installation with reset to the initial state and the gate input of the UVX) is minimal with respect to the received code sequence. The weight adder 18 is consistent with the received code combination (QC) so that a binary code corresponding to the number of QC elements is generated at its output.
Выбор PC осуществляется следующим образом.The choice of PC is as follows.
В моменты окончания интервалов интегрирования входного сигнала напряжения на интеграторах со сбросом фиксируются УВХ 7 и 10, квадраторы 8 и 11 устраняют информацию о знаке напряжения (фиг.2л и 2м), а сформированные таким образом сигналы фильтруются ФНЧ 9 и 12, согласованными с длительностью кода (фиг.2н и 2о). Таким образом, при идеальной синхронизации одного из каналов на выходе соответствующего ФНЧ должно быть максимальное напряжение, а на выходе ФНЧ второго канала - минимальное. В представленном примере, наилучшим является первый канал, поэтому на выходе компаратора выбора канала 14 формируется сигнал подключения ко входам весового сумматора 18 выходов PC 16 (фиг.2п).At the end of the integration intervals of the input voltage signal at the integrators with a reset, the IWC 7 and 10 are recorded, the squares 8 and 11 eliminate information about the voltage sign (Fig. 2l and 2m), and the signals thus formed are filtered by the low-pass filter 9 and 12, consistent with the code duration (Fig.2H and 2o). Thus, with perfect synchronization of one of the channels, the maximum voltage should be at the output of the corresponding low-pass filter, and the minimum should be at the output of the low-pass filter of the second channel. In the presented example, the first channel is the best, therefore, at the output of the comparator for selecting channel 14, a signal is generated connecting to the inputs of the weight adder 18 of the outputs of PC 16 (Fig.2p).
Случаи, когда напряжения на выходах ФНЧ 9 и 12 примерно одинаковы, встречаются при сдвиге фаз стробирующих импульсов относительно момента начала (окончания) символов кода, равном φ=Т/2, где Т - длительность элементарного символа. При этом напряжения на выходах интеграторов со сбросом 3 и 5 составляют примерно 50% от максимального значения, в результате чего вероятность трансформации невелика, а выбор канала осуществляется случайным образом.Cases when the voltage at the outputs of the low-pass filters 9 and 12 are approximately the same occur when the phases of the gate pulses are shifted relative to the start (end) of the code symbols equal to φ = T / 2, where T is the duration of the elementary symbol. In this case, the voltages at the outputs of the integrators with a reset of 3 and 5 are approximately 50% of the maximum value, as a result of which the probability of transformation is small, and the channel is selected randomly.
Код суммы с выхода весового сумматора 18 подается на пороговое устройство 19, порог срабатывания которого выбирается по критерию Неймана-Пирсона исходя из требований по вероятностям ложных тревог и надежности работы.The sum code from the output of the weight adder 18 is supplied to a threshold device 19, the response threshold of which is selected according to the Neumann-Pearson criterion based on the requirements for false alarm probabilities and operational reliability.
Для технической реализации ДСФ использована элементная база импортного производства: активные устройства (компараторы, УВХ и квадраторы) выполнены на микросхемах MAX964ESA фирмы MAXIM, цифровые (ГТИ, ЛЗ, СТ, PC, СУМ и ПУ) - на программируемой пользователем логической интегральной схеме XCS30XL фирмы XILINX.For the technical implementation of the DSF, the imported components were used: active devices (comparators, I / O and quadrants) are made on MAXIM microcircuits MAX964ESA, digital (GTI, LZ, ST, PC, SUM and PU) - on the user-programmable logic integrated circuit XCS30XL of XILINX .
Предлагаемое изобретение позволяет снизить максимальную вероятность трансформации кодовых последовательностей по сравнению с прототипом в 103-105 раз (в зависимости от длины кода, кодового расстояния, выбранных порогов и других параметров).The present invention allows to reduce the maximum probability of transformation of code sequences in comparison with the prototype 10 3 -10 5 times (depending on the length of the code, code distance, selected thresholds and other parameters).
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005127616/09A RU2310978C2 (en) | 2005-09-02 | 2005-09-02 | Discontinuous matched filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005127616/09A RU2310978C2 (en) | 2005-09-02 | 2005-09-02 | Discontinuous matched filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2005127616A RU2005127616A (en) | 2007-03-10 |
| RU2310978C2 true RU2310978C2 (en) | 2007-11-20 |
Family
ID=37992291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2005127616/09A RU2310978C2 (en) | 2005-09-02 | 2005-09-02 | Discontinuous matched filter |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2310978C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2589404C2 (en) * | 2014-11-13 | 2016-07-10 | Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации | Discrete matched filter |
-
2005
- 2005-09-02 RU RU2005127616/09A patent/RU2310978C2/en not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| ВАРАКИН Л.Е. Теория систем сигналов. - М.: Сов. радио, 1978, с.147. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2589404C2 (en) * | 2014-11-13 | 2016-07-10 | Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации | Discrete matched filter |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2005127616A (en) | 2007-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4730340A (en) | Programmable time invariant coherent spread symbol correlator | |
| US4964138A (en) | Differential correlator for spread spectrum communication system | |
| US7054349B2 (en) | Method and device for decoding an incident pulse signal of the ultra wideband type, in particular for a wireless communication system | |
| RU2505922C2 (en) | Differential phase-shift keyed signal digital demodulator | |
| JP4315659B2 (en) | Ultra-wideband type incident pulse signal pulse detection method and detector | |
| RU2310978C2 (en) | Discontinuous matched filter | |
| JPH03226135A (en) | Correlation device for spread spectrum communication | |
| KR20140035429A (en) | Multichannel analog to digital converter apparatus and method for using | |
| RU2297722C2 (en) | Method and device for accelerated search of broadband signal | |
| RU2544767C1 (en) | Multichannel code division receiver for receiving quadrature-modulated high structural concealment signals | |
| EP3488526A1 (en) | Reciprocal quantum logic (rql) serial data receiver system | |
| RU2628427C2 (en) | Digital signals demodulator with quadrature amplitude manipulation | |
| RU2610836C1 (en) | Multichannel code division receiver for receiving of quadrature-modulated high structural concealment signals | |
| Fam et al. | Zero sidelobe aperiodic codes via additive-multiplicative mismatched filtering | |
| RU2277760C2 (en) | Method for transferring information in communication systems with noise-like signals and a software product | |
| Brown et al. | Measuring metastability and its effect on communication signal processing systems | |
| Šajić et al. | Low-cost digital correlator for frequency hopping radio | |
| RU2168864C2 (en) | Radio communication system | |
| RU2780048C1 (en) | Cycle synchronization method for signals with a cycle concentrated or distributed synchrogroup | |
| RU2168868C1 (en) | Receiver of telegraphic signals | |
| RU2209478C2 (en) | Receiving device using double-stage search for noise-like signal by frequency and delay | |
| Litvinenko et al. | Digital demodulation of the signals phase-shift keyed in toto and coded by walsh sequences | |
| RU2156542C1 (en) | Device for evaluating quality of reception of binary signals | |
| RU2115248C1 (en) | Phase-starting device | |
| RU2168867C1 (en) | Start-stop communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20090903 |