RU2273953C1 - Device for finding broadband signals - Google Patents

Abstract

FIELD: radio engineering, possible use for constructing radio communication systems using broadband signals.

SUBSTANCE: device for finding broadband signals has linear portion, clock pulse generator, block for controlling switching of channels, two detectors, two threshold comparison blocks, NOT element, AND element, n/2 inverters, second adder and synchronized filter, containing preliminary filter, delay line, n attenuators, n phase shifters and first adder. Device additionally includes amplifier limiter, threshold comparison block, Different-trigger, timer and logical block. Result is achieved because message elements affected by pulse interference are excluded, and during effect of interference fixing of radio channel is forbidden during time 2T.

EFFECT: improved resistance to interference under effect from pulse interference.

4 dwg

Description

Предлагаемое устройство относится к области радиотехники и может найти применение при построении систем радиосвязи, радионавигации, управления, использующих широкополосные сигналы.The proposed device relates to the field of radio engineering and can find application in the construction of radio communication systems, radio navigation, control, using broadband signals.

Известны устройства поиска широкополосных сигналов (см. а.с. №1003372 Н 04 L 7/02, 1981 г.; №809619 Н 04 L 7/02, 1979 г.), которым присущ общий недостаток, заключающийся в низкой помехоустойчивости поиска широкополосных сигналов (ШПС) по задержке, а именно в большой вероятности синхронизации устройств поиска на структурные помехи.Known devices for searching for broadband signals (see AS No. 1003372 H 04 L 7/02, 1981; No. 809619 H 04 L 7/02, 1979), which have a common disadvantage of low noise immunity for searching broadband signals (SHPS) on a delay, namely in a high probability of synchronization of search devices for structural interference.

Наиболее близким по технической сущности к предлагаемому является устройство, описанное в патенте №2223606 Н 04 В 1/10, Н 04 L 7/02, принятое за прототип.The closest in technical essence to the proposed is the device described in patent No. 2223606 H 04 B 1/10, H 04 L 7/02, adopted as a prototype.

На фиг.1 изображена блок-схема устройства-прототипа, где приведены следующие обозначения:Figure 1 shows a block diagram of a prototype device, which shows the following notation:

1 - линейная часть;1 - linear part;

2 - согласованный фильтр;2 - matched filter;

3 - предварительный фильтр;3 - preliminary filter;

4 - линия задержки;4 - delay line;

5₁-5_n - первый,..., n-й аттенюаторы;5 ₁ -5 _n - first, ..., n-th attenuators;

6₁-6_n - первый,..., n-й фазовращатели;6 ₁ -6 _n - the first, ..., n-th phase shifters;

7 и 13 - первый и второй сумматоры;7 and 13 - the first and second adders;

8 и 15 - первый и второй детекторы;8 and 15 - the first and second detectors;

9 и 16 - первый и второй блоки сравнения с порогом;9 and 16 - the first and second blocks of comparison with the threshold;

10₁-10_n/2 - первый,..., n/2-й инверторы;10 ₁ -10 _{n / 2} - first, ..., n / 2nd inverters;

11 - блок управления переключением каналов;11 - channel switching control unit;

12 - элемент "И";12 - element "And";

14 - элемент "НЕ";14 - element "NOT";

17 - генератор тактовых импульсов.17 is a clock generator.

Устройство-прототип содержит последовательно соединенные линейную часть 1, первый, сигнальный вход которой является входом устройства, и согласованный фильтр 2; последовательно соединенные генератор тактовых импульсов 17 и блок управления переключением каналов 11, выход которого соединен со вторым, управляющим входом линейной части 1. При этом согласованный фильтр 2 содержит последовательно соединенные предварительный фильтр 3, вход которого является также и входом согласованного фильтра 2, и линию задержки 4, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов 5₂-5_n, выходы которых соединены соответственно с входами со второго по n-й фазовращателей 6₂-6_n, выходы которых соединены со второго по n-й входами первого сумматора 7 соответственно, а вход линии задержки 4 через последовательно соединенные первый аттенюатор 5₁ и первый фазовращатель 6₁ соединен с первым входом первого сумматора 7, выход которого является также и выходом согласованного фильтра 2, подключенным к последовательно соединенным первому детектору 8, первому блоку сравнения с порогом 9 и элементу "И" 12, выход которого является выходом устройства, соединенным с первым, управляющим входом блока управления переключением каналов 11. Кроме того, выходы с первого по n/2-й фазовращателей 6₁-6_n/2 через соответствующие с первого по n/2-й инверторы 10₁-10_n/2 соединены с первой группой n/2 входов второго сумматора 13 соответственно, а выходы с (n/2+1)-го по n-й фазовращателей 6_2/2+1-6_n соединены соответственно со второй группой n/2 входов второго сумматора 13, выход которого через последовательно соединенные второй детектор 15, второй блок сравнения с порогом 16 и элемент "НЕ" 14 соединен со вторым входом элемента "И" 12.The prototype device contains a series-connected linear part 1, the first, the signal input of which is the input of the device, and a matched filter 2; serially connected clock generator 17 and channel switching control unit 11, the output of which is connected to the second control input of the linear part 1. In this case, the matched filter 2 contains serially connected pre-filter 3, the input of which is also the input of the matched filter 2, and a delay line 4, (n-1) outputs of which (where n is an even number) are connected respectively to the inputs from the second to the n-th attenuators 5 ₂ -5 _n , the outputs of which are connected respectively to the inputs from the second to the n-th phase shifter lei 6 ₂ -6 _n , the outputs of which are connected to the second to the n-th inputs of the first adder 7, respectively, and the input of the delay line 4 through the first attenuator 5 ₁ and the first phase shifter 6 ₁ connected in series to the first input of the first adder 7, the output of which is also the output of the matched filter 2, connected to the first detector 8 connected in series, the first unit of comparison with the threshold 9 and the element "And" 12, the output of which is the output of the device connected to the first control input of the control unit switching channels 11. In addition, the outputs from first to n / 2-th shifters June ₁ -6 _{n / 2} through the respective first through n / 2-th inverter October ₁ -10 _{n / 2} are connected to a first group of n / 2 second inputs the adder 13, respectively, and the outputs from the (n / 2 + 1) th through the n-th phase shifters 6 2/2 _{+ 1} -6 _{n are} connected respectively to the second group of n / 2 inputs of the second adder 13, the output of which is through the second detector in series 15, the second comparison unit with a threshold 16 and the element "NOT" 14 is connected to the second input of the element "And" 12.

Устройство-прототип работает следующим образом.The prototype device operates as follows.

На первый, сигнальный вход блока 1, являющийся входом устройства, поступает широкополосный сигнал, структурная помеха или их смесь. С выхода блока 1 сигнал поступает на вход блока 2, где через блок 3 поступает на вход блока 4. С входа блока 4 и с его n-1 выходов сигнал через соответствующие последовательно соединенные блоки 5₁-5_n и блоки 6₁-6_n поступает на соответствующие n входы блока 7. Параметры блока 4, блоков 5₁-5_n и блоков 6₁-6_n выбираются таким образом, что на выходе блока 7 элементы сигнала складываются в фазе и дают значение автокорреляционной функции (АКФ) полезного сигнала, а на выходе блока 8 будет значение огибающей АКФ полезного сигнала. Превышение порога в блоке 9 приводит к тому, что на первый вход блока 12 поступит логическая "1".The first signal input of block 1, which is the input of the device, receives a broadband signal, structural noise, or a mixture thereof. From the output of block 1, the signal enters the input of block 2, where through block 3 it enters the input of block 4. From the input of block 4 and from its n-1 outputs, the signal is transmitted through the corresponding series-connected blocks 5 ₁ -5 _n and blocks 6 ₁ -6 _n arrives at the corresponding n inputs of block 7. The parameters of block 4, blocks 5 ₁ -5 _n and blocks 6 ₁ -6 _n are selected so that at the output of block 7 the signal elements are added in phase and give the value of the autocorrelation function (ACF) of the useful signal, and at the output of block 8 there will be an envelope value of the ACF of the useful signal. Exceeding the threshold in block 9 leads to the fact that the first input of block 12 will receive a logical "1".

Одновременно с выходов n/2 фазовращателей 6_n/2+1-6_n сигналы поступают на вторую группу n/2 входов блока 13 соответственно, а с выходов n/2 фазовращателей 6₁-6_n/2 через соответствующие инверторы 10₁-10_n/2 на соответствующую первую группу n/2 входов блока 13 поступают сигналы с противоположной фазой. Это приводит к тому, что в момент времени, когда на выходе блока 7 все n элементов сигнала сложатся синфазно, на выходе блока 13 n/2 элементов сигнала сложатся синфазно, а остальные n/2 элементов сигнала сложатся с противоположной фазой, то есть значение АКФ сигнала на выходе блока 13 будет близко к нулю. Значит, значение огибающей АКФ на выходе блока 15 будет близко к нулю. Соответственно, не будет превышен порог в блоке 16 и с выхода блока 14 на второй вход блока 12 поступит логическая "1". Следовательно, с выхода блока 12 выйдет логическая "1" и поступит на первый, управляющий вход блока 11, что приведет к фиксации данного канала, так как формирование логической единицы на выходе блока 12 означает, что сигнал найден и поиск закончен.Simultaneously, from the outputs of n / 2 phase shifters 6 _{n / 2 + 1} -6 _{n, the} signals are fed to the second group of n / 2 inputs of block 13, respectively, and from the outputs of n / 2 phase shifters 6 ₁ -6 _{n / 2} through the corresponding inverters 10 ₁ -10 _{n / 2} , signals with the opposite phase are received at the corresponding first group of n / 2 inputs of block 13. This leads to the fact that at the time when at the output of block 7 all n signal elements add up in phase, at the output of block 13 n / 2 signal elements add up in phase and the remaining n / 2 signal elements add up with the opposite phase, i.e. ACF value the signal at the output of block 13 will be close to zero. So, the value of the envelope of the ACF at the output of block 15 will be close to zero. Accordingly, the threshold in block 16 will not be exceeded, and from the output of block 14 to the second input of block 12, a logical "1" will be received. Consequently, the logical “1” will come out of the output of block 12 and go to the first control input of block 11, which will fix this channel, since the formation of a logical unit at the output of block 12 means that the signal is found and the search is finished.

Если на первый, сигнальный вход блока 1 поступит смесь полезного сигнала и мощной структурной помехи, то, как и в случае только с полезным сигналом, превышение порога суммой огибающих функций автокорреляции сигнала (АКФ) и функции взаимной автокорреляции сигнала и помехи (ВКФ) в блоке 9 приведет к поступлению на первый вход блока 12 логической единицы. Вероятность того, что в этот же момент значение ВКФ не превысит порог в блоке 16, достаточно мала. То есть на второй вход элемента "И" 12 поступит логический "0" и на входе блока 11 будет логический "0", означающий, что сигнал не найден, переключение каналов будет продолжено, поиск полезного сигнала не закончен.If the first signal input of block 1 receives a mixture of a useful signal and powerful structural noise, then, as in the case of only a useful signal, the threshold is exceeded by the sum of the envelopes of the signal autocorrelation functions (ACF) and the mutual signal autocorrelation function (VKF) in the block 9 will lead to the arrival at the first input of block 12 of a logical unit. The probability that at this moment the value of the VCF does not exceed the threshold in block 16 is quite small. That is, a logical “0” will arrive at the second input of the “And” 12 element and a logical “0” will be at the input of block 11, which means that the signal has not been found, channel switching will continue, the search for the useful signal is not finished.

Если на первый, сигнальный вход блока 1 поступит мощная структурная помеха, то вероятность того, что в момент отсчета будет превышен порог как в блоке 9, так и в блоке 16 достаточно велика. Это значит, что на первый вход блока 12 поступит логический "0", а на второй вход блока 12 поступит логическая "1". С выхода блока 12 на первый, управляющий вход блока 11 поступит логический "0" и поиск сигнала будет продолжен на других каналах.If a powerful structural noise arrives at the first, signal input of block 1, then the probability that the threshold will be exceeded at the moment of counting both in block 9 and in block 16 is quite large. This means that the first input of block 12 will receive a logical "0", and the second input of block 12 will receive a logical "1". From the output of block 12 to the first, control input of block 11, a logical "0" will be received and the search for the signal will continue on other channels.

Однако и этому устройству присущ существенный недостаток - низкая помехоустойчивость при воздействии импульсных помех. Известно (см. Пестряков В.Б. "Шумоподобные сигналы в системах передачи информации", Москва, "Сов. радио", 1973 г., стр.395, 424), что при появлении импульсной помехи любой интенсивности общая средняя мощность помехи на выходе линейной части остается практически неизменной. Однако импульсная помеха вносит изменения в сигнал, как бы исключая из него те элементы, которые совпали с помехой по времени. Энергия сигнала уменьшается и закон его формирования изменяется. Следовательно, фильтр, действующий после линейной части и согласованный с сигналом, приходящим в точку приема, перестает быть согласованным и оптимальным для сигнала, действующего на выходе линейной части. Поэтому ухудшение отношения сигнал/помеха будет происходить по двум причинам: из-за уменьшения энергии сигнала и нарушения согласованности фильтра с сигналом. Объясним это подробнее.However, this device also has a significant drawback - low noise immunity when exposed to pulsed interference. It is known (see Pestryakov VB, “Noise-like Signals in Information Transmission Systems”, Moscow, Sov. Radio, 1973, p. 395, 424) that when a pulsed interference of any intensity appears, the total average output noise power the linear part remains virtually unchanged. However, the impulse noise makes changes to the signal, as if excluding from it those elements that coincided with the noise in time. The signal energy decreases and the law of its formation changes. Therefore, the filter acting after the linear part and matched with the signal arriving at the receiving point ceases to be matched and optimal for the signal acting at the output of the linear part. Therefore, the deterioration of the signal-to-noise ratio will occur for two reasons: due to a decrease in the signal energy and a violation of the consistency of the filter with the signal. We explain this in more detail.

Так как в полезном сигнале произошли изменения в элементах, которые подавлены импульсной помехой, то произошло нарушение согласованности фильтра с полезным сигналом. Величина пика огибающей функции автокорреляции будет меньше и возможен пропуск сигнала. А для функции взаимной корреляции ситуация неоднозначна - пики ее огибающей могут как возрасти, так и уменьшиться. Во втором случае есть вероятность того, что порог в блоке 16 не будет превышен, следовательно, на второй вход элемента "И" 12 поступит логическая "1" и при поступлении на первый вход элемента "И" 12 логической единицы она подается на первый, управляющий вход блока 11, что приведет к фиксации данного канала и будет ложная синхронизация на структурную помеху.Since in the useful signal there have been changes in the elements that are suppressed by impulse noise, there is a violation of the consistency of the filter with the useful signal. The peak value of the envelope of the autocorrelation function will be smaller and signal skipping is possible. And for the cross-correlation function, the situation is ambiguous - the peaks of its envelope can both increase and decrease. In the second case, it is likely that the threshold in block 16 will not be exceeded, therefore, the logical “1” will go to the second input of the “And” 12 element and, when the logical unit “And” 12 goes to the first input, it is sent to the first control the input of block 11, which will lead to the fixation of this channel and there will be false synchronization to structural interference.

Для устранения указанного недостатка в устройство поиска широкополосных сигналов, содержащее последовательно соединенные генератор тактовых импульсов и блок управления переключением каналов, последовательно соединенные линейную часть и согласованный фильтр, содержащий последовательно соединенные предварительный фильтр, вход которого является входом согласованного фильтра, и линию задержки, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов, выходы которых соединены соответственно с входами со второго по n-й фазовращателей, выходы которых соединены со второго по n-й входами первого сумматора соответственно, кроме этого, вход линии задержки через последовательно соединенные первый аттенюатор и первый фазовращатель соединен с первым входом первого сумматора, выход которого, являющийся также и выходом согласованного фильтра, подключен к последовательно соединенным первому детектору, первому блоку сравнения с порогом и элементу "И", выход устройства соединен с первым, управляющим входом блока управления переключением каналов, выход которого соединен со вторым, управляющим входом линейной части; кроме того, выходы с первого по n/2-й фазовращателей через соответствующие с первого по n/2-й инверторы соединены с первой группой n/2 входов второго сумматора соответственно, а выходы с (n/2+1)-го по n-й фазовращателей соединены соответственно со второй группой n/2 входов второго сумматора, выход которого через последовательно соединенные второй детектор, второй блок сравнения с порогом и элемент "НЕ" соединен со вторым входом элемента "И", СОГЛАСНО ИЗОБРЕТЕНИЮ введены амплитудный ограничитель и последовательно соединенные третий блок сравнения с порогом, D-триггер, таймер и логический блок, при этом выход амплитудного ограничителя соединен с первым, сигнальным входом линейной части, а вход амплитудного ограничителя, соединенный с входом третьего блока сравнения с порогом, является входом устройства, выход третьего блока сравнения с порогом соединен со вторым входом логического блока, первый вход которого соединен с выходом элемента "И", а выход логического блока соединен с выходом устройства; кроме того, выход генератора тактовых импульсов соединен со вторым, синхронизирующим входом таймера.To eliminate this drawback, a broadband signal search device containing a serially connected clock pulse generator and a channel switching control unit, a serially connected linear part and a matched filter containing a pre-filter serially connected, the input of which is an matched filter input, and a delay line, (n- 1) the outputs of which (where n is an even number) are connected respectively to the inputs from the second to the n-th attenuators, the outputs of which are connected respectively with the inputs from the second to the nth phase shifters, the outputs of which are connected to the second to the nth inputs of the first adder, respectively, in addition, the input of the delay line through the first attenuator and the first phase shifter connected in series to the first input of the first adder, the output of which is also by the output of the matched filter, connected to the first detector in series, the first unit of comparison with the threshold and the element "I", the output of the device is connected to the first control input of the control unit switch HAND channels, whose output is connected with the second control input of the linear part; in addition, the outputs from the first to n / 2nd phase shifters are connected through the corresponding first to n / 2nd inverters to the first group of n / 2 inputs of the second adder, respectively, and the outputs from (n / 2 + 1) -th to n -th phase shifters are connected respectively to the second group of n / 2 inputs of the second adder, the output of which is through the second detector in series, the second threshold comparison unit and the NOT element connected to the second input of the AND element, according to the INVENTION an amplitude limiter and series connected third block comparison threshold, D-flip-flop, timer and logic block, while the output of the amplitude limiter is connected to the first signal input of the linear part, and the input of the amplitude limiter connected to the input of the third comparison unit with the threshold is the input of the device, the output of the third comparison unit with the threshold is connected with the second input of the logical block, the first input of which is connected to the output of the element "And", and the output of the logical block is connected to the output of the device; in addition, the output of the clock generator is connected to the second, synchronizing timer input.

На фиг.2 изображена блок-схема предлагаемого устройства, где приведены следующие обозначения:Figure 2 shows a block diagram of the proposed device, which shows the following notation:

1 - линейная часть;1 - linear part;

2 - согласованный фильтр;2 - matched filter;

3 - предварительный фильтр;3 - preliminary filter;

4 - линия задержки;4 - delay line;

5₁-5_n - первый,..., n-й аттенюаторы;5 ₁ -5 _n - first, ..., n-th attenuators;

6₁-6_n - первый,..., n-й фазовращатели;6 ₁ -6 _n - the first, ..., n-th phase shifters;

7, 13, - первый и второй сумматоры;7, 13, the first and second adders;

8, 15 - первый и второй детекторы;8, 15 - the first and second detectors;

9, 16 и 19 - первый, второй и третий блоки сравнения с порогом;9, 16 and 19 - the first, second and third blocks of comparison with the threshold;

10₁-10_n/2 - первый,..., n/2-й инверторы;10 ₁ -10 _{n / 2} - first, ..., n / 2nd inverters;

11 - блок управления переключением каналов;11 - channel switching control unit;

12 - элемент "И";12 - element "And";

14 - элемент "НЕ";14 - element "NOT";

17 - генератор тактовых импульсов;17 - a clock generator;

18 - амплитудный ограничитель;18 - amplitude limiter;

20 - D-триггер;20 - D-trigger;

21 - таймер;21 - timer;

22 - логический блок.22 is a logical block.

Предлагаемое устройство, содержит последовательно соединенные амплитудный ограничитель 18, линейную часть 1 и согласованный фильтр 2, содержащий последовательно соединенные предварительный фильтр 3, вход которого является входом согласованного фильтра 2, и линию задержки 4, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов 5₂-5_n, выходы которых соединены соответственно с входами со второго по n-й фазовращателей 6₂-6_n, выходы которых соединены со второго по n-й входами первого сумматора 7 соответственно, а вход линии задержки 4 через последовательно соединенные первый аттенюатор 5₁ и первый фазовращатель 6₁ соединен с первым входом первого сумматора 7, выход которого является также и выходом согласованного фильтра 2, подключенным к последовательно соединенным первому детектору 8, первому блоку сравнения с порогом 9, элементу "И" 12 и логическому блоку 22, выход которого является выходом устройства, соединенным с первым управляющим входом блока управления переключением каналов 11, выход которого соединен со вторым управляющим входом линейной части 1. Кроме того, выходы с первого по n/2-й фазовращателей 6₁-6_n/2 соединены соответственно с входами с первого по n/2-й инверторов 10₁-10_n/2; выходы которых соединены с первой группой n/2 входов второго сумматора 13 соответственно, выходы с (n/2+1)-го по n-й фазовращателей 6_n/2+1-6_n соединены соответственно со второй группой n/2 входов второго сумматора 13, выход которого подключен к последовательно соединенным второму детектору 15, второму блоку сравнения с порогом 16 и элементу "НЕ" 14, выход которого соединен со вторым входом элемента "И" 12. Входом устройства является вход амплитудного ограничителя 18, соединенный с входом третьего блока сравнения с порогом 19, выход которого соединен с синхронизирующим входом D-триггера 20, выход которого соединен с первым входом таймера 21, выход которого соединен с третьим входом логического блока 22, второй вход которого соединен с выходом блока сравнения с порогом 19. Выход генератора тактовых импульсов 17 соединен со вторыми, синхронизирующими входами блока управления переключением каналов 11 и таймера 21.The proposed device contains a series-connected amplitude limiter 18, a linear part 1 and a matched filter 2, containing a series-connected pre-filter 3, the input of which is the input of a matched filter 2, and a delay line 4, (n-1) outputs of which (where n is an even number) are connected respectively to the inputs from the second to the n-th attenuators 5 ₂ -5 _n , the outputs of which are connected respectively to the inputs from the second to the n-th phase shifters 6 ₂ -6 _n , the outputs of which are connected to the second to the n-th inputs of the first adder 7 respectively, and the input of the delay line 4 through the first attenuator 5 ₁ and the first phase shifter 6 ₁ connected in series is connected to the first input of the first adder 7, the output of which is also the output of the matched filter 2 connected to the first detector 8 connected in series to the first comparison unit with threshold 9, the AND element 12 and the logical unit 22, the output of which is the device output connected to the first control input of the channel switching control unit 11, the output of which is connected to the second control the input of the linear part 1. In addition, the outputs from the first to n / 2-n phase shifters 6 ₁ -6 _{n / 2 are} connected respectively to the inputs from the first to n / 2-nd inverters 10 ₁ -10 _{n / 2} ; the outputs of which are connected to the first group of n / 2 inputs of the second adder 13, respectively, the outputs from the (n / 2 + 1) -th through the n-th phase shifters 6 _{n / 2 + 1} -6 _{n are} connected respectively to the second group of n / 2 inputs of the second the adder 13, the output of which is connected to the second detector 15, the second unit of comparison with the threshold 16 and the element "NOT" 14, the output of which is connected to the second input of the element "And" 12. The input of the device is the input of the amplitude limiter 18 connected to the input of the third block comparison with a threshold of 19, the output of which is connected to the sync the D-flip-flop input 20, the output of which is connected to the first input of the timer 21, the output of which is connected to the third input of the logic unit 22, the second input of which is connected to the output of the comparison unit with threshold 19. The output of the clock generator 17 is connected to the second, synchronizing inputs of the block control switching channels 11 and timer 21.

Предлагаемое устройство работает следующим образом.The proposed device operates as follows.

Рассмотрим случай, когда на вход устройства поступает только полезный входной сигнал (структурная и импульсные помехи отсутствуют). Этот входной сигнал подается одновременно на входы блоков 18 и 19. В блоке 19 напряжение входного сигнала сравнивается с пороговым значением, и так как уровень полезного сигнала в отсутствии импульсных помех не превышает порог, то на выходе блока 19 формируется логический "0", который поступает на второй вход блока 22 и синхронизирующий вход блока 20. На выходе блока 20 будет логический "0", который, поступив на первый вход блока 21, не произведет его запуска, и на выходе блока 21 будет логический "0", который поступит на третий вход блока 22 и откроет его. В результате чего блок 22 будет открыт и информационный сигнал с выхода блока 12 будет проходить на выход устройства. В то же время входной полезный сигнал без изменения проходит через блок 18 и поступает на первый, сигнальный вход блока 1. С выхода блока 1 сигнал поступает на вход блока 2, где через блок 3 подается на вход блока 4. С входа и с (n-1) выходов блока 4 сигналы через соответствующие последовательно соединенные блоки 5₁-5_n и блоки 6₁-6_n поступают на соответствующие n входы блока 7. При этом параметры блоков 4, 5₁-5_n и 6₁-6_n выбираются таким образом, что на выходе блока 7 элементы сигнала складываются в фазе и дают значение АКФ полезного сигнала, которая подается на вход блока 8, с выхода которого значение огибающей АКФ полезного сигнала подается на вход блока 9, где происходит сравнение с пороговым значением. Превышение порога в блоке 9 приводит к тому, что на первый вход блока 12 поступит логическая "1". Одновременно с выходов блоков 6_n/2+1-6_n сигналы поступают соответственно на вторую группу n/2 входов блока 13, а с выходов блоков 6₁-6_n/2 через соответствующие блоки 10₁-10_n/2 на первую группу n/2 входов блока 13 соответствующие сигналы поступают с противоположной фазой. Это приводит к тому, что значение АКФ сигнала на выходе блока 13 будет близко к нулю. Значит, значение огибающей АКФ на выходе блока 15 будет также близко к нулю. Соответственно, не будет превышен порог в блоке 16 и с выхода блока 14 на второй вход блока 12 поступит логическая "1". Следовательно, с выхода блока 12 выйдет логическая "1" и, пройдя без изменения через открытый логический блок 22, поступит на выход устройства, а также на первый, управляющий вход блока 11, что приведет к фиксации данного канала, так как выход логической единицы с выхода блока 22 означает, что сигнал найден и поиск закончен. Синхронизация блоков 11 и 21 происходит тактовыми импульсами, формируемыми блоком 17.Consider the case when only a useful input signal is input to the device (there are no structural and impulse noise). This input signal is supplied simultaneously to the inputs of blocks 18 and 19. In block 19, the voltage of the input signal is compared with a threshold value, and since the level of the useful signal in the absence of impulse noise does not exceed the threshold, a logical “0” is generated at the output of block 19, which to the second input of block 22 and the synchronizing input of block 20. The output of block 20 will be a logical "0", which, upon entering the first input of block 21, will not start it, and the output of block 21 will be a logical "0", which will go to the third the input of block 22 and will open it. As a result, block 22 will be open and the information signal from the output of block 12 will pass to the output of the device. At the same time, the input useful signal passes through block 18 without change and goes to the first signal input of block 1. From the output of block 1, the signal goes to the input of block 2, where through block 3 it is fed to the input of block 4. From the input and from (n -1) outputs of block 4, the signals through the corresponding series-connected blocks 5 ₁ -5 _n and blocks 6 ₁ -6 _n are supplied to the corresponding n inputs of block 7. Moreover, the parameters of blocks 4, 5 ₁ -5 _n and 6 ₁ -6 _n are selected so that at the output of block 7, the signal elements are added in phase and give the ACF value of the useful signal that is supplied I enter the input of block 8, from the output of which the envelope value of the ACF of the useful signal is fed to the input of block 9, where the comparison with the threshold value occurs. Exceeding the threshold in block 9 leads to the fact that the first input of block 12 will receive a logical "1". At the same time, from the outputs of blocks 6 _{n / 2 + 1} -6 _{n, the} signals arrive respectively at the second group of n / 2 inputs of block 13, and from the outputs of blocks 6 ₁ -6 _{n / 2} through the corresponding blocks 10 ₁ -10 _{n / 2} to the first group n / 2 inputs of block 13, the corresponding signals arrive with the opposite phase. This leads to the fact that the value of the ACF signal at the output of block 13 will be close to zero. Therefore, the value of the envelope of the ACF at the output of block 15 will also be close to zero. Accordingly, the threshold in block 16 will not be exceeded, and from the output of block 14 to the second input of block 12, a logical "1" will be received. Therefore, the output of block 12 will be a logical "1" and, passing without change through an open logical block 22, it will go to the output of the device, as well as to the first, control input of block 11, which will lead to fixing of this channel, since the output of a logical unit with The output of block 22 means that the signal is found and the search is finished. The synchronization of blocks 11 and 21 occurs with clock pulses generated by block 17.

Если на вход устройства поступит смесь полезного сигнала и структурной помехи, то, как и в случае только с полезным сигналом, на выходе блока 19 будет сформирован логический "0", и работа блоков 20, 21 и 22 будет такой же, как и в предыдущем случае. В то же время превышение порога суммой огибающих функций автокорреляции сигнала и функции взаимной корреляции помехи в блоке 9 приведет к поступлению на первый вход блока 12 логической единицы. Вероятность того, что в этот же момент значение функции взаимной корреляции не превысит порог в блоке 16, достаточно мала. То есть с выхода блока 14 на второй вход блока 12 поступит логический "0". Следовательно, на выходе блока 12 будет логический "0", и он, пройдя без изменения через открытый логический блок 22, поступит на первый, управляющий вход блока 11. Логический "0" означает, что сигнал не найден, переключение каналов может быть продолжено, поиск полезного сигнала будет продолжен.If a mixture of a useful signal and structural interference arrives at the input of the device, then, as in the case of only a useful signal, a logical “0” will be generated at the output of block 19, and the operation of blocks 20, 21 and 22 will be the same as in the previous one case. At the same time, exceeding the threshold by the sum of the envelopes of the signal autocorrelation functions and the interference cross-correlation function in block 9 will lead to the arrival of a logical unit at the first input of block 12. The probability that at the same moment the value of the cross-correlation function does not exceed the threshold in block 16 is quite small. That is, from the output of block 14 to the second input of block 12 will be a logical "0". Therefore, the output of block 12 will be a logical "0", and, having passed without change through the open logical block 22, it will go to the first control input of block 11. A logical "0" means that the signal is not found, the channel switching can be continued, the search for the desired signal will continue.

Если на вход устройства поступит структурная помеха, то на выходе блока 19 будет также сформирован логический "0", и работа блоков 20, 21 и 22 будет такой же, как и в первом случае. В то же время вероятность того, что в момент отсчета будет превышен порог как в блоке 9, так и в блоке 16, достаточно велика. Это значит, что на первый вход блока 12 поступит логический "0", а на второй вход блока 12 поступит логическая "1". Следовательно, на выходе блока 12 будет логический "0", и он, пройдя без изменения через открытый логический блок 22, поступит на первый, управляющий вход блока 11 и поиск сигнала будет продолжен на других каналах.If a structural noise arrives at the input of the device, then a logical "0" will also be generated at the output of block 19, and the operation of blocks 20, 21 and 22 will be the same as in the first case. At the same time, the probability that the threshold will be exceeded at the time of counting both in block 9 and in block 16 is quite large. This means that the first input of block 12 will receive a logical "0", and the second input of block 12 will receive a logical "1". Therefore, the output of block 12 will be a logical “0”, and it, having passed without change through the open logical block 22, will go to the first control input of block 11 and the search for the signal will continue on other channels.

Основные преимущества нашей схемы проявляются при действии мощных импульсных помех.The main advantages of our circuit are manifested by the action of powerful pulsed noise.

Если на входе устройства присутствует мощная импульсная помеха, то на выходе блока 18 на время действия помехи будет отклик, определяемый уровнем ограничения, и сигнал, практически равный нулю. Мощность импульсной помехи на выходе блока 18 при слабом сигнале примерно равна мощности флуктуационной помехи в моменты времени, когда импульсная помеха отсутствует (см. Пестряков В.Б. "Шумоподобные сигналы в системах передачи информации", Москва, "Сов. радио", 1973 г., стр.424.1). Импульсная помеха исказит те биты, на которые она попала, и поэтому увеличит вероятность синхронизации устройства на структурные помехи в присутствии импульсной помехи. Это происходит из-за того, что при расчете АКФ и ВКФ за время 2Т (где Т - длительность ШПС) на выходе блока 12 с большой вероятностью может появиться ложный сигнал уровня логической "1". Но в то же время порог в блоке 19 будет превышен и на второй вход блока 22 поступит логическая "1", в результате чего блок 22 закроется и отключит выход. Следовательно, сигнал уровня логической "1" с выхода блока 12 не пройдет на выход устройства, на выходе устройства будет логический "0", который поступит на первый, управляющий вход блока 11, и поиск сигнала будет продолжен на других каналах. Но так как импульсная помеха, ослабленная блоком 18 во много раз, уже прошла в тракт, то она вызовет ошибку в расчете корреляционной функции на время 2Т, поэтому ставится блок 21, которой подключит выход через блок 22 только по прошествии времени 2Т, а чтобы отсчет начался не сразу, а только по срезу импульсной помехи, то для этого установлен блок 20. В момент времени, когда импульсная помеха исчезает на входе устройства, на выходе блока 19 будет переход логической "1" в логический "0", который поступит на синхронизирующий вход блока 20. При этом на информационный вход блока 20 постоянно подается логическая "1", которая поступит на выход блока 20 по срезу импульса с выхода блока 19. Срез импульса с выхода блока 19 соответствует моменту окончания действия импульсной помехи на входе устройства. Сигнал логической "1" с выхода блока 20 поступит на первый вход блока 21 и запустит его на отсчет времени 2Т. Все это время 2Т на выходе блока 21 будет держаться логическая "1", которая, поступив на третий вход блока 22, отключит выход блока 12 от выхода устройства, и на выходе устройства будет сигнал логического "0", то есть на время действия импульсной помехи и до окончания времени 2Т будет считаться, что полезный сигнал на входе устройства отсутствует. Таким образом, канал на время действия мощного импульса помехи практически "запирается", и устройство работает только с неискаженными импульсной помехой битами.If a powerful impulse noise is present at the input of the device, then at the output of block 18 for the duration of the interference there will be a response determined by the level of limitation, and a signal that is practically equal to zero. The power of the pulse noise at the output of block 18 with a weak signal is approximately equal to the power of the fluctuation noise at times when there is no pulse noise (see Pestryakov VB “Noise-like signals in information transmission systems”, Moscow, Sov. Radio, 1973 ., p. 424.1). Impulse noise will distort the bits that it hits, and therefore increase the likelihood of the device synchronizing for structural interference in the presence of impulse noise. This is due to the fact that when calculating the ACF and VKF for a time of 2T (where T is the duration of the ALB), the output of block 12 is likely to produce a false signal of the logic level “1”. But at the same time, the threshold in block 19 will be exceeded and a logical “1” will arrive at the second input of block 22, as a result of which block 22 will close and turn off the output. Therefore, the logic level signal “1” from the output of block 12 will not pass to the output of the device, the output of the device will be a logical “0”, which will go to the first control input of block 11, and the search for the signal will continue on other channels. But since the impulse noise, weakened by block 18 many times, has already passed into the path, it will cause an error in calculating the correlation function for 2T time, therefore, block 21 is put in, which will connect the output through block 22 only after 2T, and so that the countdown did not start immediately, but only by cutting the impulse noise, then block 20 is installed for this. At the time when the impulse noise disappears at the input of the device, the output of block 19 will go from logical “1” to logical “0”, which will go to the synchronizing block input 20. At the same time, on the Discount input unit 20 is constantly supplied to the logic "1" which will go to the output unit 20 on the falling edge pulse output unit 19. The slice pulse output unit 19 corresponds to the closure action of impulse noise at the input device. Logical signal "1" from the output of block 20 will go to the first input of block 21 and start it for a 2T countdown. All this time 2T, logic 1 will be held at the output of block 21, which, upon entering the third input of block 22, will disconnect the output of block 12 from the output of the device, and there will be a logic 0 signal at the device output, that is, for the duration of the pulse interference and until the end of the 2T time, it will be considered that there is no useful signal at the input of the device. Thus, the channel is practically “blocked” for the duration of the powerful interference pulse, and the device works only with bits that are not distorted by the pulse interference.

Функциональная схема таймера 21 приведена на фиг.3, где введены следующие обозначения:Functional diagram of the timer 21 is shown in figure 3, where the following notation is introduced:

211 - ключ;211 - the key;

212 - счетчик фиксированных чисел;212 - fixed number counter;

213 - формирователь;213 - shaper;

214 - элемент "ИСКЛЮЧАЮЩЕЕ ИЛИ";214 - the element "EXCLUSIVE OR";

215 - элемент "НЕ".215 - the element is "NOT".

Таймер 21 содержит элемент "НЕ" 215, вход которого является первым входом таймера 21, и последовательно соединенные ключ 211, счетчик фиксированных чисел 212, формирователь 213 и элемент "ИСКЛЮЧАЮЩЕЕ ИЛИ" 214, выход которого является выходом таймера 21. При этом выход элемента "НЕ" 215 соединен со вторыми входами элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 214 и ключа 211, вход которого является вторым, синхронизирующим входом таймера 21.The timer 21 contains an element "NOT" 215, the input of which is the first input of the timer 21, and a series-connected key 211, a fixed number counter 212, a shaper 213 and an element "EXCLUSIVE OR" 214, the output of which is the output of the timer 21. The output of the element " NOT "215 connected to the second inputs of the element" EXCLUSIVE OR "214 and key 211, the input of which is the second, synchronizing input of the timer 21.

Таймер 21 работает следующим образом.The timer 21 operates as follows.

В случае, когда с блока 20 на первый вход блока 21 поступает сигнал логической "1", то он, пройдя через блок 215, проинвертируется, и на вторые входы блоков 214 и 211 поступит сигнал логического "0". При этом блок 211 откроется, и тактовые импульсы с выхода блока 17 будут поступать на вход блока 212, который рассчитан на время 2Т. По истечении этого времени на выходе блока 213 сформируется сигнал логической "1", который поступает на первый вход блока 214. Таким образом, при наличии импульсной помехи на входе устройства на выходе блока 214 будет сигнал логического "0", после момента окончания импульсной помехи на входе устройства - на выходе блока 214 (выходе блока 21) будет сигнал логической "1", а после момента истечения времени 2Т - на выходе блока 214 будет сигнал логического "0".In the case when a logical “1” signal is received from block 20 to the first input of block 21, it, having passed through block 215, is inverted, and a logical “0” signal will arrive at the second inputs of blocks 214 and 211. In this case, block 211 opens, and clock pulses from the output of block 17 will be supplied to the input of block 212, which is designed for a time of 2T. After this time, a logical “1” signal is generated at the output of block 213, which is fed to the first input of block 214. Thus, if there is impulse noise at the input of the device, a logical “0” signal will be output from block 214, after the moment the pulse noise ends the input of the device - at the output of block 214 (output of block 21) there will be a logic signal "1", and after the time 2T expires - at the output of block 214 there will be a signal of logical "0".

Функциональная схема логического блока 22 приведена на фиг.4, где введены следующие обозначения:The functional diagram of the logical block 22 is shown in figure 4, where the following notation is introduced:

221, 222 и 223 - первый, второй и третий ключи;221, 222 and 223 - the first, second and third keys;

224 - блок задержки.224 - delay unit.

Логический блок 22 содержит блок задержки 224 и последовательно соединенные первый 221, второй 222 и третий 223 ключи. При этом вход блока задержки 224, соединенный со вторым входом второго ключа 222, является вторым входом логического блока 22, первым входом которого является первый вход первого ключа 221, а третьим входом - второй вход третьего ключа 223, выход которого является выходом логического блока 22.Logic block 22 comprises a delay block 224 and serially connected first 221, second 222, and third 223 keys. The input of the delay unit 224 connected to the second input of the second key 222 is the second input of the logical unit 22, the first input of which is the first input of the first key 221, and the third input is the second input of the third key 223, the output of which is the output of the logical unit 22.

Логический блок 22 работает следующим образом.The logical unit 22 operates as follows.

Логический блок 22 управляется с помощью двух сигналов, один из которых поступает с выхода таймера 21, а другой - с выхода третьего блока сравнения с порогом 19. По своей сути блок 22 - это сложный ключ. Второй ключ 222 отключает выход устройства на время действия импульсной помехи, третий ключ 223 отключает выход устройства на время действия таймера, первый ключ 221 отключает выход устройства на время между переключением второго 222 и третьего 223 ключей. Блок задержки 224 действует на время длительности импульсной помехи.The logical block 22 is controlled by two signals, one of which comes from the output of the timer 21, and the other from the output of the third block of comparison with threshold 19. In essence, block 22 is a complex key. The second key 222 disables the device output for the duration of the pulse interference, the third key 223 disables the device output for the duration of the timer, the first key 221 disables the device output for the time between switching the second 222 and third 223 keys. The delay unit 224 acts on the duration of the pulse interference.

Реализация амплитудного ограничителя 18 не вызывает сомнений. Это жесткий ограничитель на диоде, схема которого описана, например, в книге Пестрякова В.Б. "Шумоподобные сигналы в системах передачи информации", Москва, "Сов. радио", 1973 г., стр.424.The implementation of the amplitude limiter 18 is not in doubt. This is a hard limiter on a diode, the circuit of which is described, for example, in the book of V. B. Pestryakov. "Noise-like signals in information transmission systems", Moscow, Sov. Radio, 1973, p. 424.

D-триггер 20 может быть реализован по схеме, представленной на рис.6.7б стр.147 кн. Р.Токхейма "Основы цифровой электроники", пер. с английского под ред. Е.К.Масловского, Москва, "Мир", 1988 г.D-trigger 20 can be implemented according to the scheme shown in Fig.6.7b p.147 kn. R. Tokheyma "Fundamentals of Digital Electronics", trans. from English under the editorship of E.K. Maslovsky, Moscow, Mir, 1988

Остальные блоки имеют широкое применение. Описание структуры и принципов построения подобных блок-схем можно найти, например, в кн. М. Мэндла "200 избранных схем электроники", пер. с английского под ред. Ицхоки Я.С., Москва, "Мир", 1980 г.The remaining blocks are widely used. A description of the structure and principles of constructing such flowcharts can be found, for example, in the book. M. Mandla "200 Selected Electronics Circuits", trans. from English under the editorship of Yitzhoki Ya.S., Moscow, Mir, 1980

Таким образом, по сравнению с прототипом, в заявляемом устройстве достигается обеспечение снижения вероятности ложной синхронизации на мощную импульсную помеху, а следовательно, повышение помехоустойчивости при воздействии импульсных помех.Thus, compared with the prototype, in the inventive device is achieved by reducing the likelihood of false synchronization to a powerful impulse noise, and therefore, increasing noise immunity when exposed to pulsed interference.

Claims (1)

Устройство поиска широкополосных сигналов, содержащее последовательно соединенные генератор тактовых импульсов и блок управления переключением каналов, последовательно соединенные линейную часть и согласованный фильтр, содержащий последовательно соединенные предварительный фильтр, вход которого является входом согласованного фильтра и линию задержки, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов, выходы которых соединены соответственно с входами со второго по n-й фазовращателей, выходы которых соединены со второго по n-й входами первого сумматора соответственно, кроме этого, вход линии задержки через последовательно соединенные первый аттенюатор и первый фазовращатель соединен с первым входом первого сумматора, выход которого, являющийся также и выходом согласованного фильтра, подключен к последовательно соединенным первому детектору, первому блоку сравнения с порогом и элементу «И», выход устройства соединен с первым управляющим входом блока управления переключением каналов, выход которого соединен со вторым управляющим входом линейной части; кроме того, выходы с первого по n/2-й фазовращателей через соответствующие с первого по n/2-й инверторы соединены с первой группой n/2 входов второго сумматора соответственно, а выходы с ((n/2)+1)-го по n-й фазовращателей соединены соответственно со второй группой n/2 входов второго сумматора, выход которого через последовательно соединенные второй детектор, второй блок сравнения с порогом и элемент «НЕ» соединен со вторым входом элемента «И», отличающийся тем, что введены амплитудный ограничитель и последовательно соединенные третий блок сравнения с порогом, D-триггер, таймер и логический блок, при этом выход амплитудного ограничителя соединен с первым, сигнальным входом линейной части, а вход амплитудного ограничителя, соединенный с входом третьего блока сравнения с порогом, является входом устройства, выход третьего блока сравнения с порогом соединен со вторым входом логического блока, первый вход которого соединен с выходом элемента «И», а выход логического блока соединен с выходом устройства; кроме того, выход генератора тактовых импульсов соединен со вторым, синхронизирующим входом таймера.A broadband signal search device comprising a serially connected clock pulse generator and a channel switching control unit, a linear part connected in series and a matched filter containing a pre-filter serially connected, the input of which is an matched filter input and a delay line, (n-1) outputs of which (where n is an even number) are connected respectively to the inputs from the second to the n-th attenuators, the outputs of which are connected respectively to the inputs from the second to the n-th phase rotation atels whose outputs are connected to the second through nth inputs of the first adder, respectively, in addition, the delay line input is connected through the first attenuator and the first phase shifter in series to the first input of the first adder, the output of which, which is also the output of the matched filter, is connected to the series connected to the first detector, the first unit of comparison with the threshold and the element "AND", the output of the device is connected to the first control input of the channel switching control unit, the output of which is connected with the second control input of the linear part; in addition, the outputs from the first to n / 2nd phase shifters are connected through the corresponding first to n / 2nd inverters to the first group of n / 2 inputs of the second adder, respectively, and the outputs from ((n / 2) +1) on the n-th phase shifters are connected respectively to the second group of n / 2 inputs of the second adder, the output of which is through the second detector in series, the second threshold comparison unit and the element “NOT” are connected to the second input of the element “I”, characterized in that the amplitude limiter and series-connected third unit compared with a threshold, a D-flip-flop, a timer and a logic block, while the output of the amplitude limiter is connected to the first signal input of the linear part, and the input of the amplitude limiter connected to the input of the third comparison unit with the threshold is the input of the device, the output of the third comparison unit with the threshold is connected to the second input of the logical block, the first input of which is connected to the output of the element "And", and the output of the logical block is connected to the output of the device; in addition, the output of the clock generator is connected to a second, synchronizing timer input.

Images