RU1837272C - Устройство дл кусочно-линейной аппроксимации - Google Patents

Description

Изобретение относитс  к автоматике ычислительной технике и может быть исюльзовано дл  формировани  гене- ри эовани  с высокой точностью последо- вагельностей значений различных функций.

Целью изобретени   вл етс  расшире- ниё класса решаемых задач за счет дополни ельной возможности формировани  ап роксимирующего сигнала.

На фиг,1 приведена структурна  схема ус ройствадл  кусочно-линейной аппроксимации; на фиг.2 - структурна  схема блока эн; лиза; на фиг.З - структурна  схема блока ynf авлени ; на фиг.4 - структурна  схема деиифратора; на фиг,5 - структурна  схема

ус

ройств сравнени , вход щих в состав

блсков анализа.

Устройство дл  кусочно-линейной аппроксимации содержит генератор 1 тактовых импульсов, управл емый 2 делитель частоты , первый 3 (реверсивный), второй 4, третий 5 и четвертый 6 счетчьки, блок 7 пам ти, группу блоков 8 анализа погрешности, элементы И 9-14 - соответственно с первого по шестой, дешифратор 15, аналого-цифровой 16 преобразователь, первый 17 и второй 18 регистры, блок 19 управлени , первый 20 и второй 21 элементы задержки, первый 22, второй 23 и третий 24 элементы ИЛИ, мультиплексор 25 и блок сравнени  26. Информационный 27 вход устройства соединен с информационным входом .блока 16. Группы 28 и 29 входов устройства  вл ютс  соответственно первой и второй группами установочных входов устройства и соединены соответственно с информационными входа00 СА) VJ

N3 vj

N3

ми блоков 5 и 3. Вход задани  режима работы 30 соединен с первым входом элемента И 9, с первыми входами элементов И 11, 12 и 14, и блока 19 управлени , ВходЗ запуска устройства соединен с вторым входом блока 19, Вход 32 останова устройства соединен с третьим входом блока 19 и с первым входом элемента 24 через элемент 21, а также с информационным входом блока пам ти 7. Выход 33 элемента 10 и выход 34 элемента 13 соединены соответственно с четвертым и п тым входами блока 19; выход элемента 14 соединен также с входом сброса блока 4 и с первым входом элемента 13. Первый 35 выход блока 19 соединен с первыми входами всех блоков 8, и с входами элементов 11 и 23, а также - с входом разрешени  записи блока 5. Второй 36 выход блока 19 соединен С входом элемента 9. Седьмой ,А выход блока 19 соединен с синхровходами регистров 17 и 18, и третий 37 - со счетным входом блока 6, а также - с входом элемента 12. Четвертый 38 выход блока 19 соединен с вторыми входами блоков 8, п тый 39 выход - с третьими входами блоков 8, Шестой 40 выход блока 19 соединен с четвертыми входами блоков 8, с входами элементов 20 и 24. Выходы 41 блока 5 соединены с адресными входами блока 7. Выходы 42 блока 6 соединены с второй группой входов информационных блока 7. Выходы 43 блока 3  вл ютс  выходами устройства. Выходы 44 блока 15 соединены с первой группой информационных входов блока 7. Выходы 45 и 46 -соответственно блоков 17 и 18 соединены соответственно с первыми и вторыми группами входов блоков 8. Выходы 47 блока 25 соединены с третьими группами входов блоков 8. Первые выходы 48 блоков 8 соединены с входами элемента 10. Вторые 49 выходы блоков 8 соединены с входами блока 15. Группы выходов блоков 8 - выходы 50 - соединены с информационными группами входов блока 25. Выход блока Т соединен с входом элемента 9. Выход блока 2 соединен со счетным входом блока 3. Выходы счетчика 4 соединены с первой группой входов блока сравнени  26. Перва  и втора  группы выходов блока 7 соединены соответственно с управл ющими входами блока 2 и с второй группой входов блока 26. Первый и второй выходы блока 7 соединены соответственно с входом управлени  направлением счета блока 3 и с входом элемента 13. Выход элемента 9 соединен с тактовым входом блока 2. Выходы элементов 11 и 12 соединены соответственно с входом разрешени  записи блока 3 и со счетным входом блока 4. Выход элемента 14 соединен с входом элемента .22. Выходы АЦП 16 соединены с ин0

0

формационными входами блока 17, выходы которого соединены (выходы 45) с информационными входами блока 18. Выход элемента 20 соединен с входами элементов 22 и 23, выходы которых соединены соответственно со счетным входом блока 5 и с входом сброса блока 6. Выход элемента 24 соединен с входом записи блока 7. Выход блока 26 соединен с входом элемента И 14.

Каждый блок анализа погрешности 8 (фиг.2) содержит мультиплексор 51, регистр 52, алгебраический сумматор 53, первое 54 и второе 55 устройства сравнени , триггер 56, элемент ИЛИ 57 и элемент И 58. Входы

5 45 блока 8 соединены с первой группой входов устройства сравнени  54. Входы 46 блока 8 соединены с первой группой входов блока 55 и с второй группой информационных входов блока 51. Группа 47 входов блока 8 соединена с второй группой (Д2, а по, нумерации - с третьей) информационных входов блока 51. Вход 35 блока 8 соединен с первым входом элемента ИЛИ 57 и с первым управл ющим входом блока 51. ВходЗЭ

5 соединен с п ервым входом элемента И 58. Вход 38 соединен с входом разрешени  записи блока 52. Вход 40 соединен с вторым управл ющим входом блока 51 и с вторым входом элемента ИЛИ 57. Выходы блока 51 соединены с информационными входами блока 52, выходы которого соединены с первой группой входов блока 53, выходы которого соединены с второй группой входов блока 54 и с первой (ДО) группой информационных входов блока 51. Выход блока 54 соединен с информационным входом триггера 56: выход блока 55  вл етс  выходом 49 блока 8. Пр мой выход триггера 56  вл етс  выходом 48 блока 8, а инверсный выход соединен с вторым входом элемента 58,выход которого подключен к тактовому входу триггера 56. Выход элемента ИЛИ 57 соединен с входом сброса триггера 56. Входы 59 (втора  группа входов) блока 54  вл ютс 

5 установочными входами блока 8, код на них индивидуален дл  каждого блока 8 (данные входы блока 8 - входы 59 не показаны на фиг.1). Выходы блока 52 соединены также с первой группой входов блока 55 и  вл ютс  выходами 50 данного блока 8.

Блок 19 управлени  (фиг.З) содержит первый 60 и второй 61 формирователи им- пульсов ; первый 62 и второй 63 элементы ИЛИ, триггер 64, генератор тактовых импульсов 65, первый 66, второй 67 и третий 68 элементы задержки, элемент 69 И. Вход 30 соединен с первым (инверсным) входом элемента 69, вход 33 - с вторым входом элемента 69. Вход 31 соединен с входом триггера 64 - (с единичным входом), и с

0

5

0

0

5

Е ходом формировател  60. Вход 32 остано- ( а соединен с первым входом элемента 62, t второму входу которого подключен выход С 4, а выход элемента 62 соединен с входом с броса триггера 64, пр мой выход которого подключен к управл ющему входу генератора 65, выход которого соединен с входом з лемента 63. Элементы 63, 66, 67, 68, 69 и (И соединены последовательно. Выход элемента 69 соединен также с вторым входом ; лемента 63. Выходы блоков 60, 64, 65, 66, ()7 и 61  вл ютс  соответственно выходами II5, 36, 37, 38, 39 и 40 блока 19.

Блок 15 - дешифратор - содержит группу (где К - количество блоков ана- i иза 8) элементов l/l и шифратор 71, причем (ход 491 блока 15 соединен с первым входом блока 71, выходы элементов 70 соединены с соответствующими входами блока 1, выходы которого  вл ютс  выходами 44 Плока 15. Вход 49 блока 15 соединен с пр ным входом (кроме первого входа 49) соот- ( етствующего элемента 70 и с инверсными i ходами элементов 70 с 70и-1 по 70к. Неиспользованные входы блока 71 заземлены.

Устройство сравнени  54 (55) блока 8 (одержит (фиг,5) вычитатель 72, выходы ко- юрого соединены с первой группой входов (тока сравнени  73, выход которого  вл ет- с   выходом устройства 54 (55); втора  группа входов блока 73 соединена с установочными входами устройства 54 (55); ;ти установочные, входы всех устройств 54 и Е 5 всех блоков 8 объединены и  вл ютс  входами установки допустимой погрешности аппроксимации (не показаны на фиг.1 и 2).

Устройство дл  аппроксимации работает в двух режимах. В первом режиме произ- t одитс  формирование по исходному i нформационному сигналу аппроксимиру- пщей функции. Процесс осуществл етс  в с бщем плане следующим образом. По запу- ску устройства в блоках анализа формиру- птс  линейной измен ющиес  коды, моделирующие линейно измен ющиес  сигналы. Эти сигналы в каждом такте срав- t иваютс  с текущим значением входного нформационного сигнала; если погреш- юсть аппроксимации в каком-либо блоке г ревышает допустимый уровень, этот блок отключаетс . В какой-либо момент остаютс  один или два блока анализа, в который в текущий момент погрешность аппроксима- i ии находитс  в допустимых границах, а в следующий такт - превышает эти границы. ES этом случае в блок пам ти записываетс  юмер блока анализа, в котором сигнал Л ольше всех соответствовал допустимой погрешности аппроксимации (этот номер соответствует значению производной

данного интервала (цикла) аппроксимации), а также - число тактов, в течение которых проходил данный цикл аппроксимации; в блоки анализа записываетс  текущее - но- 5 вое, из этого последнего блока анализа - начальное значение аппроксимирующего сигнала, и начинаетс  новый цикл аппроксимации аналогичным образом. Останов происходит также по внешнему сигналу,

0 причем в момент останова записываетс  соответствующа  информаци  в блок пам ти по прерванному интервалу аппроксимации с указанием служебного символа конца аппроксимации данного информационного

5 сигнала в целом. При этом, после каждого цикла аппроксимации наращиваетс  содержимое счетчика адреса блока пам ти, обеспечива  запись информации по каждому интервалу аппроксимации в свою  чейку па0 м ти, начальный адрес при этом задаетс  извне.

Второй режим - режим генерировани  аппроксимирующего сигнала. При этом аналогично устанавливаетс  начальный

5 адрес блока пам ти, начальное значение аппроксимирующего сигнала (известное пользователю при формировании аппроксимирующего сигнала, например, путем запоминани  в дополнительном блоке

0 пам ти, не показанном на графиках), и из блока пам ти извлекаетс  первое значение реализации - производной аппроксимирующего сигнала, а также количество тактов, в течение которых аппроксимирующий сиг5 нал измен етс  с данным значением производной . По истечении этого количества тактов (первого интервала), в течение которого реализуетс  изменение выходного сигнала от начального значени  с

0 соответствующим значением производной, производитс  считывание следующей  чейки пам ти блока пам ти с новыми информа- ционными значени ми и процесс генерировани  аппроксимирующего сигна5 ла продолжаетс  аналогично. При достижении  чейки,.в которой в соответствующем разр де записан признак конца аппроксимации , устройство по истечение последнего интервала аппроксимации переходит в ис0 ходное состо ние (останавливаетс ).

Claims (3)

1) Рассмотрим работу устройства более подробно. Устройство работает следующим образом.

В режиме формировани  аппроксими5 рующего сигнала устройство обеспечивает запись в блок пам ти (в его соответствующие  чейки) значений производных (равных номерам блоков анализа) и чисел тактов, в течение которых данные производные не мен ютс  (дл  каждого интервала аппрокимации ). В течение всего режима работы о формированию аппроксимирующей фун- ци11 на входе задани  режима работы устройства - входе 30 - нулевой потенциал. В исходном состо нии триггер 64 блока 19 в нулевом состо нии, в нулевом состо нии и все остальные последовательностные блоки (счетчики, триггеры, регистры) устройства соответствующие цепи начальной установки не показаны на чертежах).

Перед подачей сигнала запуска на вхо- ды 28 устройства устанавливаетс  адрес начальной  чейки блока 7 пам ти, в которую будет записана информаци  по первому интервалу аппроксимации. На входах 29 ин- формаци  произвольна (е этом режиме совокупность узлов генерации аппроксимирующего сигнала не работает).

Еще до подачи сигнала запуска, при включении устройства, начинает вырабатывать импульсы генератор 65 в блоке 19; эти импульсы, поступа  на синхровходы блоков 17 и 18 продвигают в них коды „отсчетов квантованного входного сигнала с выхода аналого-цифрового преобразовател  (АЦП) 16. Импульсы с выхода А генератора 65 формируютс  посто нно; однако, на выходе 37 генератора 65 импульсы начнут формироватьс  синфазно с импульсами на выходе Л лишь при включении триггера 64 (дл  этого генератор 65 может содержать элемент И, не показанный на чертежах; на входы элемента И генератора 65 поданы выход А генератора и пр мой выход триггера 64). Сигнал запуска устройства в режиме формировани  аппроксимирующей функции подаетс  в виде положительного импульса на вход 31 устройства, По этому сигналу триггер 64 устанавливаетс  в единичное состо ние, устанавливает управл ющим сигналом в начальное состо ние фазу импульсов генератора 65 и открывает упом нутый выше элемент И генератора 65, так что последующие импульсы генератора 65 будут поступать на выход 37. Импульс запуска, поступа  в блок 5, осуществл ет запись в него начального адреса  чейки блока пам ти 7. Кроме того, через формирователь импульса 60 блока 19 сигнал,по выходу 35 через элемент ИЛИ 23 устанавливает счетчик 6 в нулевое состо ние (счетчик 6 подсчитывает число тактов генератора 65, в течение которых длитс  текущий интервал (цикл) аппроксимации). Сигналом с формировател  импульсов 60 в блоках анализа 8 устанавливаютс  в нуле- вое состо ние триггеры 56 и подачей управл ющих сигналов на первые управл ющие входы блоков 51 они перевод тс  в состо ние , при котором коммутируют на выходы

сигналы с выхода регистра 18 (текущий отсчет ). Длительность импульса с выхода формировател  60 несколько больше, чем от синхронизации генератора 65 сигналом с

триггера 64 до формировани  сигнала на выходе 38, чтобы обеспечить запись в регистры 52 блоков 8 начальных значений сигнала информационного из регистра 18; и также - дл  исключени  подсчета первого

тактового импульса счетчиком 6, который в . момент первого сигнала на выходе 37 продолжает удерживатьс  сигналом с выхода 35 в нулевом состо нии.

Первы} 1 после импульса запуска тактовый импульс продвигает очередной отсчет

из АЦП 16 в регистр 17 и далее - отсчет,

записанный ранее в регистре 71 - в регистр

18; таким образом, дл  корректной работы

устройства в каждом такте используютс : отсчет, называемый в дальнейшем текущим - содержащийс  в регистре 18, и отсчет , называемый в дальнейшем следующим - в регистре 17. Сигнал с выхода 37 в первом такте не оказывает вли ни  на работу узлов устройства. Сигналом с выхода 38 в регистры 52 блоков 8 записываетс  начальное значение информационного сигнала аппроксимации из регистра 18 (по

управл ющему сигналу с выхода 35, соответствующим образом обеспечивающего коммутацию мультиплексоров 51). После этого сигнал на выходе 35 снимаетс  и больше не формируетс  до окончани  режима.

На входы 59 сумматоров блоков 8 подаютс  индивидуальные коды дл  каждого блока 8, определ ющие скорость изменени  аппроксимирующего сигнала на каждом блоке анализа (его производную). Сумматоры 53  вл ютс  алгебраическими, то есть, на выходах они формируют сумму входных кодов с учетом их знаков. Рассмотрим принцип формировани  сигналов (кодов) на входах 50 блоков 8.

Пусть число блоков 8 (К) равно семи. Тогда на входы 59 блоков 8 подаютс  соответственно трехразр дные коды, старший разр д которых  вл етс  знаковым (естественно , что старший разр д чисел, содержа0 щихс  в блоках 16-18, 52, 53 - также - знаковый), На вход 59 блока 8i подаетс  код 000 (соответствующий нулевой производной аппроксимирующего сигнала); на вход 592 - код соответствующий положи5 тельной производной с минимальным градиентом; на вход 59з - код 010, 594 - 011, соответствующий положительной производной с максимальным градиентом; на вход 59з - код 101, с учетом старшего знака определ ющий отрицательную производную аппроксимирующего сигнала с минимальным градиентом; на вход 59б код 110, на вход 59 - код отрицательна  производна  с максимальным градиентом . Эти коды определ ют знак и значение градиентов изменени  сигналов (аппроксимирующих ) в блоках 8, и - также - номера (в дес тичном эквиваленте) входов шифратора 71 и блока 15 и групп информационных входов мультиплексора 25 устройства.

Таким образом, на выходах сумматоров 53 формируютс  экстраполированные дл  каждого блока анализа значени  следующих отсчетов соответствующих аппроксимирующих сигналов. Эти значени  сравниваютс  в устройствах сравнени  54 с значением следующего отсчета из резистора 17. Если разность(ее абсолютна  величина , без учета знака), этих значений в некотором блоке анализа превышает допустимую погрешность аппроксимации, (напомним , дл  следующего отсчета (I)), то с выхода блока сравнени  73 (фиг.4) формируетс  единичный сигнал. Этот сигнал физически свидетельствует о том, что дл  данного значени  производной текущий отсчет вл - етс  последним, при котором погрешность аппроксимации находитс  в пределах допуска , а далее данна  ветвь аппроксимации должна быть.отвергнута.

С задержкой относительно импульса на выходе 38, формируетс  импульс на выходе 39 в блоке 19, который передним фронтом через элемент И 58 записывает значени  сигналов с выходов блоков 54 в триггеры 56, будучи в начальном состо нии - в нулевом состо нии, эти триггера положительными потенциалами на инверсных выходах разрешают прохождение сигнала с выхода 39 через элементы И 58; однако, в каждом канале при установке триггера 56 в единичное состо ние , дальнейшее прохождение импульсов на их тактовый вход запрещаетс  нулевым сигналом с инверсного выхода до окончани  данного интервала (цикла) аппроксимации .

Сигналы с триггеров 56 по выходам 48 поступают на входы элемента И 10. Если все блоки анализа принимают решение (описанным выше образом), что дальнейшие - последующие - отсчеты выход т за границы допустимой погрешности, то на выходе элемента И 10 формируетс  единичный сигнал. Если же хот  бы один из блоков анализа цопускает последующую аппроксимацию сигнал с триггера - нулевой), то нулевой :игнал с выхода элемента И 10, поступа  по 1ыжоду 33 а блок 19, закрывает злемент W 69 1 преп тствует формированию импульса записи в блок пам ти и перезаписи начального значени  в регистры 52 блоков 8.

Аналогично продолжаетс  процесс дл  последующих тактов работы устройства; 5 при этом включаетс  в работу счетчик 6, подсчитывающий число тактов данного интервала аппроксимации.

На некотором такте аппроксимации все триггеры 56 кроме одного или двух

0 (смежных по значени м производной) устанавливаютс  в единичное значение; в дальнейшем, достигаетс  такт, на котором все триггеры 56 УСТАНАВЛИВАЮТСЯ В ЕДИНИЧНОЕ значение, что свидетельству5 ет о том, что ни одно значение производной не обеспечивает заданной точности аппроксимации (напомним, что это сравнение производитс  дл  следующих за текущими отсчетами). При этом устройство организу0 ет процесс записи данных по текущему интервалу аппроксимации. Это осуществл етс  следующим образом. При наличии всех единичных сигналов с триггеров 56, с одного или двух смежных (по значени м

5 производных) устройств сравнени  55 блоков 8 формируютс  сигналы управлени  дешифратором 15, Принцип работы устройств 55 аналогичен принципу работы устройств 54, однако, устройства 55 анализируют вы0 полнение услови : разность текущего аппроксимирующего значени  и текущего входного значени  меньше допустимой погрешности аппроксимации, в этом случае на выходе блока 55 формируетс  единичный

5 сигнал. Таким образом, при прин тии решени  об окончании текущего интервала аппроксимации (по вление сигнала на выходе элемента И 10), один или два смежных сигнала с выходов блоков 55 - выходов 49 0 имеют единичные значени ; эти сигналы определ ют новый начальный уровень аппроксимирующего напр жени  на следующем интервале аппроксимации. Поступа  на входы блока 15, данные сигналы преобразу5 ютс  на выходах элементов 70 И в позиционный единичный код, причем позици  единицы определ ет номер блока анализа, который имеет новое начальное значение аппроксимирующего сигнала дл  устройст0 ва в следующем интервале аппроксимации (возвраща сь к описанию работы устройства по тактам каждого интервала аппроксимации , добавим, что s каждом такте по . выходному сигналу с выхода 38 блока 19 в

5 регистры 52 записываетс  в каждом блоке 8 новое значение аппроксимирующего сигнала , сформированное на выходах сумматора 53, которые подключаютс  к информационным входам регистра 52- мультиплексором 51 при нулевых уровн х сигналов на обоих

управл ющих входах мультилексора 51), что обеспечивает формирование в каждом блоке анализа измен ющегос  аппроксимирующего сигнала з соответствии с присущим данному блоку анализа значением производной аппроксимирующей функции). Включение выходов 49 в последующие инверсные входы элементов 70 И последующих каналов аппроксимации обеспечивает единственность единичного значени  сигнала на совокупности входов шифратора 71 даже в том случае, когда при единичном сигнале на выходе элемента И 10, имеют место два сигнала единичных с выходов 49 блоков 8.

Шифратор 71 предназначен дл  преобразовани  позиционного единичного кода на входах в эквивалентный двоичный код на выходах. Так, в приведенном выше примере , при семи блоках анализа, выходы 49 соединены с входами блока 71 следующим образом: выход 491 (с нулевым значением производной)-с входом нулевым шифратора 7.1, выход 49г - через элемент И 70а (как и все остальные - через одноименные элементы И 70) - с 1-ым входом блока 71, выход 49з-с 2-м входом, выход494-с3-м входом, выход 49в - с 5-м входом, выход 49б - с 6-м входом, выход 49 (код градиента производной - 111)-с 7-м входом блока 71. Четвертый сход блока 71 заземлен. Таким образом обеспечиваетс  (дл  любого конкретного числа блоков анализа) соответствие номеров каналов (блоков анализа) значени м производной, которые записываютс  с выхода 44 блока 15 в соответствующую  чейку блока пам ти 7.

Номера групп информационных входов мультиплексора 25 подключаютс  к выходам 50. блоков 8 совершенно аналогично принципу подключени  выходов 49 к входам блока 71,

Разрешающий сигнал с выхода элемента И 10, совместно с разрешающим сигналом на выходе 30 (входе режима работы, имеющем нулевое значение в режимеформировани ) открывают элемент И 69 блока 19, в результате чего с задержкой относительно сигнала с выхода 39, на его выходе по вл етс , сигнал, запускающий формирователь 61, с выхода которого сигнал 40 через элемент ИЛИ 24 передним фронтом запи- с ывает в заданную  чейку блока пам ти 7 значение производной текущего (заканчивающегос ) интервала аппроксимации из блока 15, количество тактов данного интервала аппроксимации из счетчика 6; переключает мультиплексоры 51 блоков 8 сигналом на втором управл ющем входе таким образом , что на выходы мультиплексоров коммутируетс  выходной сигнал мультиплексора 25 (к насто щему моменту времени дешифратором 15 на выходах мультиплексора 25 формируетс  текущий код аппроксимирую- щего сигнала того канала, который выбран дл  начального значени  следующего интервала аппроксимации). Сигнал с выхода элемента И 69 через элемент ИЛИ 63 формирует следующий импульс, проход щий 0 вслед за тактовым через элементы 66-68, и по выходам 37 и 38 записывающий в регистры 52 новое начальное значение аппроксимирующей функции ( вл ющеес , естественно, конечным значением текуще- 5 го, заканчивающегос  интервала аппроксимации ). Сигнал с выхода 40 блока 61 должен иметь длительность, несколько большую, чем интервал времени от момента записи до новой установки регистров 52 блоков В; этот 0 сигнал сбрасывает триггеры 56 через элемент ИЛИ 57, однако к моменту формировани  сигнала на выходе 39 сигнал с выхода 40 должен быть сн т; это организуетс  выбором параметров формировате- 5 лей 61. Сигналом с выхода 39 триггеры 56 устанавливаютс  (или нет) уже дл  нового начального значени  следующего интервала аппроксимации.

С задержкой, определ емой элементом 0 20 (обеспечивающим корректную запись в блок пам ти 7), счетчик 5 инкрементируетс , задава  новую  чейку, в которую будет записана информаци  дл  следующего интервала аппроксимации, а счетчик тактов 5 сбрасываетс  в исходное состо ние, дл  подсчета числа тактов следующего интервала аппроксимации, соответственно сигналами через элементы ИЛИ 22 и 23.

Далее аппроксимаци  по новому интер- 0 валу осуществл етс  совершенно аналогичным образом.

Пользователь определ ет конец аппроксимации данного входного сигнала в целом следующим образом: на вход останова 5 32 подаетс  в произвольный момент времени положительный сигнал. Этот сигнал поступает на дополнительный (признаковый) разр д соответствующей  чейки пам ти блока 7, и с задержкой, определ емой бло- 0 ком 21, через элемент ИЛИ 24 формирует сигнал записи: при этом в блок пам ти 7, в последнюю  чейку данного аппроксимирующего сигнала записываетс  вс  информаци , как и в конце каждого интервала 5 аппроксимации; кроме того, записываетс  единица в старший разр д данной  чейки (эта единица при генерировании будет служить дл  ограничени  генерировани ). (Дл  сн ти  требований к продолжительности сигнала останова, на эходе 32 может быть

воеден формирователь импульса, не показанный на чертеже). Этот же сигнал с выходи 32 .возвращает триггер 64 в нулевое состо ние, заканчива  процесс формировани  аппроксимирующей функции дл  заданного входного сигнала.

Заметим, что информаци , записываема  в блок пам ти с выходов 44 однозначно определ ет знак (старший разр д) и значе- н/ie (остальные разр ды) производной аппроксимирующего сигнала дл  каждого конкретного интервала аппроксимации.

Рассмотрим далее работу устройства в режиме генерировани  аппроксимирующей функции.

Перед началом работы устройства на вход 30 подаетс  единичный потенциал, который поддерживаетс  в течение всего времени работы устройства в данном режиме. h а входы 28 аналогично режиму формировани  подаетс  код начальной  чейки блока пам ти, в которой ранее была записана тре- бмема  функци  аппроксимации; на входы 29 подаетс  код определ ющий начальный уэовень аппроксимирующего сигнала (как Было указано ранее, дл  абсолютно точного Начального значени  этот код должен быть запомнен в дополнительном блоке пам ти, не показанном на чертежах - дл  каждого аппроксимируемого входного сигнала; однако , выбор по желанию пользовател  про- мзвольного начального значени  дополнительно позвол ет расширить функциональные возможности за вл емого устройства , так как позвол ет по заданию регулировать посто нную составл ющую аппроксимирующего сигнала.

Сигналом запуска на 31 входе 64 - триг- гэр устанавливаетс  в единичное состо ние , разреша  формирование импульсов на выходе 37 в данном режиме сигналы на выходах 38 и 39 не имеют значени , а сигнал н а выходе 40 не формируетс , так как на инверсном входе элемента И 69 - единич- ь ый сигнал с входа 30 устройства,

Сигнал с выхода 35 осуществл ет за- г ись начальной информации в блоки 3 и 5; обнул ет блок 6 (в данном режиме это не имеет значени ); так как в данном режиме ь е осуществл етс  запись в блок 7, процес- сы, происход щие в блоках, описываемых в г редыдущем режиме (формировани ) также i- e имеют значени .

Положительный потенциал с выхода триггера 64 - с выхода 36 - открывает элемент И 9, через который импульсы с генератора 1 начинают поступать на управл емый делитель частоты, коэффициент делени  которого таков, (как и в прототипе), что с его Е ыхода импульсы на счетный вход счетчика

3 (реверсивного) поступают пропорционально значению производной (ее градиенту ) дл  данного (начина  с первого) интервалов генерировани  аппроксимиру- 5 ющей функции. Направление счета счетчика 3 соответствует сигналу знака производной текущего интервала аппроксимации, также снимаемого с выхода блока 7 (напомним, он был записан, как старший разр д кода с

0 выхода 44 блока 15). Сигналы тактовых импульсов с выхода 37 блока управлени  19 поступают на счетный вход счетчика 4 (в исходном состо нии (в исходном состо нии -имеющем нулевое содержимое, цепьобну5 лени  не показана, как и некоторые другие цепи начальной установки; начальна  установка данного счетчика может быть осуществлена , например, сигналом, укороченным дополнительным формирователем с выхода

0 35 устройства,объединенным на элементе ИЛИ с сигналом с выхода блока 14), и, с его выходов код числа текущих тактов поступает на первый вход блока сравнени  26, на второй вход которого поступает код числа

5 тактов данного интервала аппроксимации с соответствующих выходов блока 7 пам ти, При достижении числом тактов генератора 65 соответствующего значени , равного коду с выхода блока 7, блок 26 срабатывает,

0 сигнал с его выхода через открытый элемент И 14 обнул ет счетчик 4, через элемент ИЛИ 22 инкрементирует счетчик 5, задава  здрес следующей  чейки пам ти блока 7 дл  формировани  нового интервала аппроксима5 ции; после чего начинаетс  новый интервал генерировани  аппроксимирующего сигнала .

На последнем интервале генерировани  аппроксимирующего сигнала на выходе

0 признака окончани  блока пам ти 7 по вл етс  единичный потенциал, и после срабатывани  блока 26 по вл етс  сигнал на выходе 34 элемента И 13, который сбрасывает триггер 64 через элемент ИЛИ 62, воз5 враща  устройство в нерабочее состо ние. Таким образом, в данном режиме сигнал . останова формируетс  автоматически.

Подбором частоты генератора 1, делител  2 (коэффициента его делени , то есть,

0 принципа управлени  им), можно по желанию пользовател  регулировать размах и временной масштаб генерируемого аппрок- симационного сигнала, в частности, обеспечить полное соответствие этого сигнала

5 записанному в блоке пам ти.

Таким образом, нар ду с сохранением

достоинства прототипа, заключающемс  в

точности аппроксимации и значительном

сокращении объема блока пам ти, за вл е мре устройство позвол ет расширить возможности генерировани  аппроксимирующих сигналов, во-первых, за счет обеспечени  возможности формировани  аппроксимирующих сигналов, как описано выше, и, во-вторых, за счет обеспечени  по желанию пользовател  воспроизведени  аппроксимирующих сигналов с требуемыми временными и амплитудными масштабами, а также с требуемой посто нной времени. Ф о р м у л а и з о б р е т е н и   1, Устройство дл  кусочно-линейной аппроксимации , содержащее генератор тактовых импульсов, первый элемент И, управл емый делитель частоты, два счетчика , блок сравнени  и блок пам ти, причем выход генератора тактовых импульсов соединен с первым входом первого элемента И, выход которого соединены с тактовым входом управл емого делител  частоты, управл ющие входы которого подключены к выходам первой группы блока пам ти, выходы второй группы которого соединены с входами первой группы блока сравнени , выход управл емого делител  частоты соединен со счетным входом первого счетчика, выходы которого  вл ютс  информационными выходами устройства, отличающеес  тем, что, с целью расширени  класса решаемых задач за счет дополнительной возможности формировани  аппроксимирующего сигнала, в него введены группа блоков анализа погрешности, с второго по шестой элементы И, три элемента ИЛИ. два элемента задержки, третий и четвертый счетчики, два регистра, дешифратор, мультиплексор и блок управлени , причем информационный вход устройства подключен к информационному входу первого регистра , выход которого соединен с информационным входом второго регистра и входами первой группы всех блоков анализа погрешности , выходы второго регистра соединены с входами второй группы всех блоков анализа погрешности, выходы первой, второй и третьей групп которых соединены соответственное входами второго элемента И, входами дешифратора и информационными входами мультиплексора, адресные входы которого соединены с выходами дешифратора , и информационными входами первой группы блока пам ти, вход задани  режима работы устройства соединен с одноименным входом блока управлени , вторым входом первого элемента И и первыми входами третьего, четвертого и шестого элементов И, выход блока сравнени  соединен с вторым входом шестого элемента И, выход которого соединен с входом сброса второго счетчика и первыми входами п того элемента И и первого элемента ИЛИ, второй вход которого подключен к выходу первого элемента задержки и первому входу второго элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены со счетным входом третьего счетчика и входом сброса четвертого счетчика, выходы которого подключены к информационным входам второй группы блока пам ти, адресные входы которого соединены с выходами третьего счетчика, ин0 формационные входы третьего и первого счетчиков соединены с установочными входами соответственно первой и второй групп устройства, первый и второй выходы блока пам ти соединены соответственно с входом

5 направлени  счета первого счетчика и вторым входом п того элемента И, выход которого и выход второго элемента И соединены соответственно с входами формировани  нового интервала аппроксимации и входом

0 разрешени  записи блока управлени , выходы третьего и четвертого элементов И соединены соответственно с синхровходом первого счетчика и счетным входом второго счетчика, выходы которого подключены к

5 входам второй группы блока

сравнени , выход третьего элемента ИЛИ соединен с входом разрешени  записи блока пам ти, вход запуска устройства соединен с одноименным входом блока

0 управлени , вход останова устройства соединен с входом останова блока управлени  с информационным входом блока пам ти и входом второго элемента задержки, выход . которого подключен к первому входу треть5 его элемента ИЛИ, первый выход блока управлени  соединен с входами установки всех блоков анализа погрешности, синхровходом третьего счетчика и вторыми входами второго элемента ИЛИ и третьего элемента

0 И, второй выход - с третьим входом первого элемента И, третий выход - со счетным входом четвертого счетчика, вторым входом четвертого элемента И, четвертый выход - с входами разрешени  записи погрешности

5 всех блоков анализа погрешности, п тый выход - с входами начальной установки нового интервала аппроксимации всех блоков анализа погрешности, шестой выход - с вхо- дами управлени  всех блоков анализа по0 грешности, вторым входом третьего элемента ИЛИ и с входом первого элемента задержки, седьмой выход - с синхровхода- ми первого и второго регистров, выходы мультиплексора соединены с входами

5 третьих групп всех блоков анализа погрешности .

2. Устройство по п. 1, от л и ча ю щее- с   тем, что блок управлени  содержит первый и второй формирователи импульсов, первый и второй элементы ИЛИ, генератор

тактовых импульсов, триггер, первый, второй и третий элементы задержки, элемент И, первый вход которого соединен с выходом третьего элемента задержки, а второй ЕХОД и инверсный третий  вл ютс  соответственно входом разрешени  записи и входом задани  режима блока, вход запуска блока соединен с входом первого формировател  импульсов и S-входом триггера, R- вход которого подключен к выходу первого элемента ИЛИ, первый и второй входы ко- тэрого  вл ютс  соответственно входом останова и входом формировани  нового интервала аппроксимации блока, выход т эиггера подключен к входу генератора тактовых импульсов, выход которого соединен с первым входом второго элемента ИЛИ, в орой вход которого подключен к выходу элемента И и входу второго формировател  и ипул ьсов, выход второго элемента ИЛ И соединен с входом первого элемента задержки , выход которого соединен с входом второго элемента задержки, выход которого подключен к входу третьего элемента задержки , выходы первого формировател  импульсов , триггера, генератора тактовых импульсов, первого и второго элементов задержки , второго формировател  импульсов и дополнительный выход генератора тактовых импульсов  вл ютс  выходами блока ее ответственно с первого по седьмой.

I

3. Устройство по п. 1, о т ли ч а ю щ е е- с ч тем, что блок .анализа погрешности содержит мультиплексор, регистр, алгебраический сумматор, первую и вторую схемы сравнени , триггер, элемент ИЛИ и элемент

И, причем входы первых групп первой и второй схем сравнени   вл ютс  соответственно входами первой и второй групп блока, выход регистра подключен к входам второй 5 группы второй схемы сравнени  и первому входу алгебраического сумматора, второй вход которого подключен к входу установки блока, а выход - к входам второй группы второй схемы сравнени  и информацион0 ным входам первой группы мультиплексора, выход которого подключен к информационному входу регистра, управл ющий вход которого  вл етс  входом разрешени  записи блока, установочный вход блока соединен с

5 первым входом элемента ИЛИ и первым управл ющим входом мультиплексора,второй управл ющий вход которого соединен с вторым входом элемента ИЛИ и  вл етс  управл ющим входом блока, первый вход

0 элемента И соединен с входом начальной установки нового интервала аппроксимации блока, второй вход-подключен к инверсному выходу триггера, а выход - к тактовому входу триггера, пр мой выход ко5 торого соединен с выходом первой группы блока, выход второй схемы сравнени  соединен с информационным входом триггера, вход сброса которого подключен к выходу элемента ИЛИ, выходы первой схемы срав0 нени  и регистра соединены соответственно с выходом второй и третьей групп блока, входы второй схемы сравнени  соединены с входами второй группы мультиплексора, информационные входы группы которого  в5 л ютс  третьими входами третьей группы блока.

фаа{.

Ш.1

фиг.З