SU1285493A1 - Устройство дл воспроизведени запаздывающих функций - Google Patents
Устройство дл воспроизведени запаздывающих функций Download PDFInfo
- Publication number
- SU1285493A1 SU1285493A1 SU853939501A SU3939501A SU1285493A1 SU 1285493 A1 SU1285493 A1 SU 1285493A1 SU 853939501 A SU853939501 A SU 853939501A SU 3939501 A SU3939501 A SU 3939501A SU 1285493 A1 SU1285493 A1 SU 1285493A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- adder
- analog
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может найти применение, в частности , в моделирующих гибридных вычислительных системах. Цель изобретени - повышение динамической точности воспроизведени функций переменного запаздывани . Поставленна цель достигаетс за счет введени сумматора , двух элементов ИЛИ, второго регистра и соответствующих св зей. Устройство позвол ет повысить динамическую точность формировани запаздывающих функций за счет обеспечени режима расширени динамического диапазона задержки по мере накоплени данных в предыстории процесса (дискретных отсчетов входной функции) в блоке оперативной пам ти . 1 ил. (Л
Description
112
И;5обре.тение относитс к автоматике и вычислительной технике и может найти применение, в частности, в моделирующих гибридных вычислительных системах,.
Цель изобретени - повышение динамической точности воспроизведени функций переменного запаздывани .
На чертеже приведена функциональна схема устройства дл воспроизве- дени запаздывающих функций.
Устройство содержит аналого-цифровой преобразователь 1, блок 2 оперативной пам ти, первый 3 и второй 4 регистры, цифроаналоговый преоб- разователь 5, счетчик 6, сумматор 7, адресньй мультиплексор 8, генератор
9тактовых импульсов, формирователь
10импульсов, первый 11 и второй 12 элементы ИЛИ, элемент И 13, первый 14 и второй 15 триггеры, вход 16 задани начальных условий устройства , вход 17 задани кода з адвржки функции устройства, вход 18 управлени установкой нача.льньгх условий устройства, вход 19 запуска устройства и вход 20 останова устройства.
Устройство работает следующим
образом.
I
В 1гачальном состо нии триггер 14 сигналом с входа 20 останова сброшен в нулевое состо ние. Выходной сигнал триггера 14 при этом запрещает работу генератора 9 и удерживает в нуле- вом состо нии счетчик 6 и триггер 15
Перед запуском устройства на вход 18 подаетс импульс установки начальных условий. Этот импульс обнул ет регистр 4, предназначенньй дл хра- нени текущего значени кода времени запаздывани , и поступает через элемент ИЛИ 11 на вход запуска аналого- цифрового преобразовател 1,
Преобразователь 1 формирует кодо- вьй эквивалент начального услови , поступающего на аналоговый вход 16 устройства, и передает его на инфор- мационньй вход блока 2 оперативной пам ти. По переднему фронту импульса окончани преобразовани выполн етс запись кода начального услови в блок 2 по нулевому адресу, поступающему на адресный вход блока 2 с выхода счетчика 6 через адресный мульти- плексор 8.
Задний фронт импульса окончани преобразовани переводит блок 2 оперативной пам ти в режим чтени дан5
4
0
5
0
0
0
5 50 55
932
ных. в моме.чт времени на выходе формировател 10 по вл етс импульс, которьй блокирует изменение содержимого регистра 4 по входу запрета записи (подает запирающий сигнал на вход разрешени записи регистра 4, например, с помощью элемента НЕ, подключенного к этому входу), переводит мультиплексор 8 в режим передачи на адресный вход блока 2 выходного кода сумматора 7 и поступает на первый вход элемента И 13,
При этом выходной код сумматора равен нулю и на его выходе переноса присутствует единичный сигнал, поступающий через элемент ИЛИ 12 на второй вход элемента И 13, В результате в регистр 3 записан код из нулевой чейки блока 2 оперативной пам ти, т,е, код начального услови .
Перевод устройства в рабочий режим осуществл етс подачей управл ющего сигнала с входа 19 на установочный вход триггера 14, перевод его в единичное состо ние. Выходной сигнал триггера 14 разрешает работу генератора 9 и прекращает блокировать работу счетчика 6 и триггера 15,
На выходе генератора 9 начинают формироватьс импульсы, поступак цие на счетный вход счетчика 6 и через элемент ИЛИ 11 на вход запуска преобразовател 1 ,
В счетчике 6 формируетс линейно измен ющийс код развертки, поступающий на первьй информационный вход мультиплексора 8 и вход второго слагаемого сумматора 7,
Преобразователь 1 преобразует входной аналоговый сигнал в цифровой код, поступающий на информационньш вход блока 2 оперативной пам ти.
По переднему фронту импульса окончани преобразовани выполн етс запись полученного цифрового кода в блок 2 оперативной пам ти по адресу, соответствующему текущему коду счетчика 6, поступающему на адресный
вход блока 2 через мультиплексор 8.
)
По заднему фронту импульса окончани преобразовани блок 2 переходит в режим чтени данных из чейки , адрес которой определ етс текущим состо нием кода сумматора 7,
При этом импульсом с выхода формировател 10 осуществл етс блокировка изменени кода задержки N zr , поступающего с входа 17 на информа .
ционным вход 4 на врем чтени данных и- бпокл оперативной пам ти.
Импульс с выхода формировател 10 подключает к адресному входу блока 2 через мультиплексор 8 кодовый выход сумматора 7 и, кроме этого, поступает на первьй вход элемента И 13.
В том случае, когда блок 2 оперативной пам ти заполнен не полностью , работа устройства зависит от знака разности кодов текущего состо ни счетчика 6 и кода задержки регистра 4. Если эта разность положительна , т.е. выходной код сумматора 7 указывает адрес чейки блока 2 в которую занесены данные о воспроизводимой функции, то на выходе переноса сумматора 7 формируетс единичный сигнал. Этот сигнал через элемент ИЛИ 17. поступает на элемент И 13 и открывает его дл прохождени импульса с выхода формировател 10 на вход разрешени , записи данных в регистр 3. В последний заноситс из блока 2 ко функции, сдвинутый по временной шкале относительно текущего момечта времени на величину Т (N + ) tn,
где tn - период следовани импульсов на выходе генератора 9.
Если текущее значение кода задержки больше текущего значени кода счетчика 6, то на выходе переноса сумматора 7 формируетс нулевой сигнал , запирающий элемент И 13. Считывание очередной чейки блока 2 в регистр 3 не производитс и на выходе устройства сохран етс предшествующее значение запаздывающей функции.
В момент времени, когда происходит полное заполнение блока 2 оперативной пам ти последовательностью дискретных отсчетов входной аналоговой функции, на выходе переноса счетчика 6 по вл етс импульс, устанавливающий триггер 15 в единичное состо ние. Выходной сигнал триггера 15 через элемент ИЛИ 12 начинает подавать на элемент И 13 посто нный сигнал, разрешающий прохождение выходных импульсов формировател 10 на регистр 3. В результате в регистр 3 начинает заноситьс информаци о запа дывающих значени х функции в полном динамическом диапазоне изменени теS 4 9 4
кущего времени задержки, определ емого емкостью счетчика 6.
Дальнейша работа устройства осуществл етс аналогично описанному, однако новые дискретные отсчеты входной функции записываютс в блок 2 по адресам, определ емым повторным формированием кода развертки на выходе счетчика 6.
m
Таким образом, устройство позвол ет повысить динамическую точность формировани запаздывающих функций за счет обеспечени режима расшире- /5 ни динамического диапазона задержки по мере накоплени данных в предыстории процесса (дискретных отсчетов входной функции )i3 блоке 2 оперативной пам ти.
20
Claims (1)
- Формула изобретениУстройство дл воспроизведени запаздывающих функций, содержащее 25 первьш регистр, выход которого соединен с цифровым входом цифроанало- гого преобразовател , выход которого вл етс выходом устройства, аналого- цифровой преобразов.атель, подключен- 30 ный аналоговым входом к входу зада-, ни начальных условий устройства, цифровым выходом к информационному входу блока оперативной пам ти, а выходом сигнала окончани преобразо- г вани подключен к входу формировател импульсов, адресный вход блока оперативной пам ти соединен с выходом адресного мультиплексора, подключенного управл ющим входом к пер- 0 вому входу элемента И, а первым ин- формационным входом - к выходу счетчика , вход обнулени которого соединен с первым выходом первого триггера , входом запуска генератора такто- S вых импульсов и входом сброса второго триггера, причем установки и сброса первого триггера подключены к входам запуска и останова устройства, отличающеес 0 тем, что, с целью повьшгени динамической точности воспроизведени функций переменного запаздывани , в него введены сумматор, два элемента ИЛИ и второй регистр, соединенный с информационным входом с входом задани кода задержки функции устройства , входом обнулени соединенный с входом управлени установкой начальных условий устройства и первым вхо1/Мдом первого элемента ИЛИ,подключеннно- го вторым входом к выходу генератора тактовых импульсов и счетномувходу счетчика, соединенного выходом переноса с установочным входом второго триггера, подключенного пр мым выходом к первому входу второго элемента ИЛИ, соединенного вторым входом с,выходом переноса сумматора, а выходом подключенного к второму входу элемента И, выход которого подключен к входу разрешени записи первого регистра, соединенного информационным входом с выходом блока оперативной пам ти, выход первого элемента ИЛИ подключен к входу1281/Мо- н1285493запуска аналого-цифрового преобразовател , входы первого и второго слагаемьк сумматора соединены соответственно с инверсньи выходом ВТОРОГО регистра и выходом счетчика выход сумматора соединен с вторьи информационным входом адресного мультиплексора, выход сигнала окончани преобразовани аналого-цифрового преобразовател подключен к входу управлени режимом Чтение запись блока оперативной пам ти выход формировател импульсов подклю- чен к первому входу элемента И и входу запрета записи второго регист- рэ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853939501A SU1285493A1 (ru) | 1985-08-02 | 1985-08-02 | Устройство дл воспроизведени запаздывающих функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853939501A SU1285493A1 (ru) | 1985-08-02 | 1985-08-02 | Устройство дл воспроизведени запаздывающих функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1285493A1 true SU1285493A1 (ru) | 1987-01-23 |
Family
ID=21192628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853939501A SU1285493A1 (ru) | 1985-08-02 | 1985-08-02 | Устройство дл воспроизведени запаздывающих функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1285493A1 (ru) |
-
1985
- 1985-08-02 SU SU853939501A patent/SU1285493A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1157552, кл, G 06 G 7/26, 1983. Авторское свидетельство СССР 1107293, кл. Н 03 К 13/02, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1285493A1 (ru) | Устройство дл воспроизведени запаздывающих функций | |
SU1267621A1 (ru) | Многоканальный преобразователь код-частота | |
SU1401479A1 (ru) | Многофункциональный преобразователь | |
SU1249546A1 (ru) | Устройство дл воспроизведени запаздывающих функций | |
SU1242831A1 (ru) | Цифровой акселерометр | |
RU1798901C (ru) | Однотактный умножитель частоты | |
SU1272332A1 (ru) | Генератор случайных двоичных чисел | |
SU1107136A1 (ru) | Цифровой функциональный преобразователь | |
SU1173424A1 (ru) | Устройство дл воспроизведени запаздывающих функций | |
SU1014119A1 (ru) | Устройство дл управлени шаговым двигателем | |
SU1732360A2 (ru) | Устройство дл воспроизведени функций | |
SU1631560A1 (ru) | Синтезатор сигналов | |
SU1361576A1 (ru) | Устройство дл дискретного преобразовани Фурье | |
RU2037190C1 (ru) | Многоканальная система для регистрации физических величин | |
SU1270900A1 (ru) | Устройство дл преобразовани последовательного кода в код | |
SU999066A1 (ru) | Устройство дл управлени совмещением данных | |
SU1529293A1 (ru) | Устройство дл формировани тестовой последовательности | |
SU1256150A1 (ru) | Многоканальное аналого-цифровое устройство задержки | |
JPS5840421Y2 (ja) | デイジタル微分解析機 | |
SU1287025A1 (ru) | Автоматический измеритель импульсной мощности СВЧ радиосигналов | |
SU1075398A1 (ru) | Цифро-аналоговый преобразователь | |
SU1042009A1 (ru) | Устройство дл ввода аналоговых величин в цифровую вычислительную машину | |
RU2047840C1 (ru) | Способ автономных измерений физических величин | |
SU1278741A1 (ru) | Устройство дл регистрации сигналов | |
SU572933A1 (ru) | Делитель частоты с дробным коэффициентом делени |