Изобретение относитс к автомати измерительной и вычислительной технике , предназначено дл умножени частоты электрических сигналов в широком диапазоне частот и при значительных изменени х коэффициентов умножени и может найти применение в частности, в фазометрах, частотомерах и фазорегул торах. Целью изобретени вл етс повышение точности и расширение диапазона частот. На чертеже изображена блок-схема умножител частоты. Устройство содержит формировател 1 импульсов, блок 2 управлени , фазовый детектор 3, генератор 4 такто вых импульсов, первый и второй ключи 5 и 6, первый и второй счетчики 7 и 8, первый и второй регистры 9 и 10, третий счетчик 11, делитель 1 частоты, фильтр 13 нижних частот, управл емый генератор 14 импульсов и коммутатор 15. Блок 2 управлени содержит первый и второй элементы И 16 и 17, первый и второй формиров тели 18 и 19 импульсов сброса и с первого по третий триггеры 20-22. Выход генератора 4 подключен к сигналь )1ым входам ключей 5 и 6, выходы которых соединены со счетчиками входами счетчиков 7 и 8 соответстве но. Коммутатор 15 подключен выходом к установочному входу счетчика 11, соединенного выходом с выходной шиной умножител частоты, входом упра лени установкой кода счетчика 11 и с входом делител 12 частоты. Делитель 12 подключен выходом к перво му входу фазового детектора 3, соединенного вторым входом с выходо формировани 1 импульсов, а выходом с входом фильтра 13 нижних частот. Выход фильтра 13 через управл емый генератор 14 соединен со счетным входом счетчика 11, Вход формировател 1 подключен к шине ввода умножаемой частоты. Выходы формирователей 18 и 19 подключены к входам обнулени счетчиков 7 и 8 соответст венно. Вход формировател 18 соединен с выходом элемента И 16, входом разрешени записи регистра 9 и с вх . дом обнулени триггера 20 (RS-типа) Триггер 20 подключен входом установ ки в единицу к выходу элемента И 17 входу разрешени записи регистра 10 и к входу формировател 19, а выходом - к управл ющему входу коммутатора 15. Коммутатор 15 соединен информационным входом с выходами регистров 9 и 10, информационные входы которых подключены к выходам счетчиков 7и 8 соответственно. Элемент И 16 соединен первым входом с выходом триггера 21 (D - типа) и с первым входом элемента И 17, а вторым входом - с управл ющим входом ключа 6 и с инверсным выходом и информационным входом триггера 22 (D - типа). Триггер 22 соединен пр мым выходом со вторым входом элемента И 17 и с управл ющим входом ключа 5, а синхронизирующим входом - с выходом формировател 1 и информационным входом триггера 21, подключенного синхронизирующим входом к выходу счетчика 11, Умножитель частоты работает следующим образом. Формирователь 1 преобразует входной сигнал к нормированному значению логических уровней и длительности перепада. Предположим, что триггер 22 измен ет свое состо ние под воздействием, например, положительного перепада напр жени формировател 1. Пусть в исходном состо нии, до поступлени импульсов с формировател 1, триггер 22 находитс в состо нии логического нул , 8этом случае ключ 6 открыт, а ключ 5 закрыт, С приходом первого (и каждого последующего нечетного) положительного перепада триггер 22 устанавливаетс в состо ние логической единицы, открыва ключ 5 и закрыва ключ 6. При этом на выходе триггера 22 .формируетс импульс, длительность которого равна длительности первого входного сигнала. Этот интервал времени измер етс при помощи схемы измерени длительности нечетных периодов , состо щей из ключа 5, счетчика 7, формировател 18 импульсов. Квантующие импульсы генератора 4 с нормированньм периодом Тр через ключ 5 поступают на счетный вход счетчика 7. Соотношение частот t генератора 4 тактовых импульсов и fyp управл емого по частоте генератора 14 определ етс заданным коэффициентом умножени частоты K,. f у /f гти Частота генератора 4 тактовых импульсов €рт выбираетс исход из требовани обеспечени необходимой разрешающей способности при квантовании минимальной длительности периода входного сигнала, соответству ющей верхней границе диапазона раб чих частот умножител частоты. Вариаци дискретного значени коэффициента умножени частоты осуществл етс путем изменени номинал ного значени частоты управл емого генератора 14 в пределах допустимого быстродействи счетчика 11 схемы делени периода сигнала. В течение первого периода сигнала Тег Си каждого последующего несчетчик 7 фиксичетного Т рует некоторое количество импульсов Jc(ziM) Т сСгЬО гти . ,. где , 1 , 2, 3,... После окончани периода сигнала Tj.. триггер 22 устанавливаетс в сос то ние логического нул ,выходной ко счетчика 7 заноситс в регистр 9 и далее через коммутатор 15 поступает на предустановочный вход счетчика 1 Этот счетчик, работающий после пред установки в режиме вычитани ,осущес вл ет деление периода входного сигнала или (что то же самое) умножени его частоты. Через интервал времени.ь, следу ющий после окончани положительного полупериода первого сигнала Т (и каждого нечетного периода сигнала (7.itO счетчик 7 обнул етс выходным импульсом формировател 18 и к началу третьего (и любого нечетного периода) входного сигнала всегда будет находитьс в исходном нулевом состо нии. Формирователь 18 запускаетс отрицательным перепадом выходного сигнала элемента И 16 и генерирует импульс установки в ну счетчика 7 через врем c/j , определ емое параметрами цепей формиров тел 18. На счетный (вычитающий) вход сче чика 11 поступают импульсы от управ л емого генератора 14. После прохождени N, импульсов генератора 14 счетчик 11 устанавливаетс в нулевое состо ние и форми рует импульс, с помощью которого код N) вновь заноситс в счетчик 11 через его предустановочные входы. Этот процесс циклически повтор етс в течение длительности всего второго периода входного сигнала умножител частоты Т . Таким образом, в течение второго периода входного сигнала на выходе счетчика 11 сформи ровано Кц„ импульсов по результатам измерени длительности первого периода . Одновременно в течение второго (и каждого четного) периода измер етс его длительность при помощи схемы измерени длительности четных периодов, состо щей из ключа 6, счетчика 8 и формировател 19. Эта схема аналогична схеме измерени длительности нечетных периодов входного сигнала. По окончании второго TC (и каждого четного Т периодов в счетчике 8 фиксируетс код В этот же момент времени, соответствующий началу третьего периода , положительным перепадом напр жени (от уровн логического О к уровню логической 1) с выхода формировател 1 триггер 22 возвращаетс в состо ние логической единицы , подготавлива к срабатыванию Элемент И 17. Тот же запускающий перепад формировател 1 (уровень логической 1) подаетс на информационный D-вход триггера 22. Этот уровень логической единицы заноситс в триггер 21 после, окончани выходного импульса счетчика 11, подаваемого на счетный вход того же, т.е. его положительным перепадом. Выходной сигнал триггера 21 открывает элемент И 17, выходным перепадом напр жений которого код. счетчика 8 заноситс в регистр 10. В исходное нулевое состо ние триггер 21 возвращаетс в другом полупериоде входного сигнала (т.е. после по влени уровн логического О на выходе формировател 1) положительным перепадом первого после смены логических уровней формировател 1 выходного импульса счетчика 11. Выходным отрицательным перепадом триггера 21 запускаетс формирователь 19, устанавливающий счетчик 8 в нуль.
Триггер 20 измен|1ет состо ние своих выходов в моменты переписи информации в регистры 9 и 10 и управл ет работой коммутатора 15. С по влением логического О на пр мом выходе триггера 20 к выходу коммутатора 15 подключаетс выход регистра 9, ас по влением логической единицы - выход регистра 10.
Таким образом, предлагаемый умножитель частоты позвол ет повысить точность и расширить диапазон умножаемых частот за счет уменьшени составл ющих погрешности, обусловленных переходными процессами при
предварительных установках кодов в схемах изменени длительности периода сигнала умножаемой частоты и делени периода. Это улучшение достигаетс за счет выноса переходных процессов за пределы рабочего цикла схем измерени и делени периода , дл чего обнуление счетчиков измерени периода выполн етс в середине нерабочего цикла, а смена информации на установочном входе счетчика делени периода осуществл етс только после начала цикла делени периода на интервале времени, когда переходной процесс не оказывает вли ни на работу устройства.