SU1180819A2 - Многоканальное устройство дл функционального контрол интегральных схем - Google Patents

Abstract

1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ по авт. св. № 857890, отличающеес  тем, что, с целью повышени  достоверности и быстродействи , в него введены первый и второй преобразователи кода во временной интервал, регистр управлени , группа входов которого соединена с соответствующими входами устройства, а группа выходов - с группой соответствующих входов первого преобразовател  кода во временной интервал, тактовый вход которого соединен с выходом управл ющего элемента И, а выход - с тактовым входом второго преобразовател  кода во временной интервал, группа входов которого соединена с соответствующей группой выходов группы элементов ИЛИ, а выход - с тактовым входом распределител  . 2. Устройство ПОП.1, отличающеес  тем, что преобразователь кода во временной интервал содержит элемент И, сдвиговый регистр и дешифратор, группа входов которого соединена с соответствующими i входами преобразовател  кода во временной интервал, группа выходов - с (Л группой соответствующих входов сдвигового регистра, тактовый вход которого соединен с тактовым входом преобразовател  и первым входом элемента И, а выход - с вторым входом элемента И, выход которого соединен с входом режима работы сдвигового 00 о регистра и входом преобразовател . 00 со

Description

Изобретение относитс  к вычислительной технике, предназначено дл  использовани  в контрольно-измерительной технике и  вл етс  усовершенствованием устройства по основному авт. св. № 857890.

Цель изобретени  - повышение достоверности и быстродействи  контрол  за счет сокращени  временного интервала смены каждого тестового набора до минимально необходимого путем кодировани  длительности каждого временного интервала смены тестового набора специально вьщеленных дл  это цели групп разр дов каждого тестового набора.

При этом изменение частоты смены тестовых наборов производитс  аппаратно с помощью преобразовател  кода во времэнной интервал следовани  импульсов непосредственно в динамике контрол , а также за счет формировани  временной диаграммы контрол .соответствующей рабочей, а также путем определени  частотновременной области устойчивой работы объекта контрол , так как формирование временного интервала (длительности ) воздействи  входных сигналов на объект контрол  и контролируемых операций, равных рабочим, позвол ет производить контроль, исполнени  конролируемым объектом каждой операции с учетом вли ни  переходных процессов , возникающих в объекте контрол  при исполнении каждой предьщущей операции на правильность исполнени  каждой следующей за ней операции,, а контроль с длительностью воздействи  входных сигналов и длительность контролируемых операций, отличающимис  от рабочих, позвол ет определить устойчивость работы объекта контрол , так как в реальных услови х под воздействием внешних факторов частота функционировани  объекта контрол  может отличитьс  от частоты, на которой производитс  контроль из считмва.емой рабочей t

На фиг. 1 предетаалена блок-ехема многоканального уетройетаа дл  функционального контрол  интегральных схем; на фиг. 2 - функциональна  схема преобразовател  кода во временной интервал следовани  импульса .

Многоканальное устройство дл  функционального контрол  интегральных схем содержит триггер 1 запуска, единичный вход которого соединен с запускающим входом устройства, а нулевой выход с выходом управл ющего элемента ИЛИ 2, управл ющий элемент И 3, первый вход которого соединен с единичным выходом триггера 1 запуска, второй вход с выходом тактового генератора 4, а выход - с тактовым входом первого преобразовател  5 кода во временной интервал следовани  импульсов, выход которого Соединен с тактовьм входом преобразовател  6 кода во временной интервал следовани  импульсов, регистр 7 управлени  дл  управлени  преобразовател  5 кода во временной интервал, группу элементов ИЛИ 8, распределитель 9 дл  синхронизации и управлени  блоками устройства, входной регистр 10 дл  приема контролируемых сигналов с объекта кoнтpoлЯyN каналов, каждый из которых содержит блок 11 сравнени , дл  сравнени  контролируемых сигналов объектаконтрол  с контрольными сигналами, блок 12 пам ти дл  хранени  и вьщачи тестовых наборов, выходной регистр 13, первый элемент И 14, триггер 15 дл  хранени  результата сравнени  блока 11, второй элемент И 16 и третий элемент И 17, причем каждый преобразователь 5 и 6 содер-. жит дешифратор 18, входы которого соединены с входами преобразовател  5 или бис информационными входами сдвигового регистра 19, и элемент И 20. Сдвиговьй регистр 19 может быт выполнен аналогично.

Функционирование устройства осуществл етс  следующим образом.

В блок 12 пам ти i-го канала записаны наборы управл ющих и контрольных сигналов теста (тестовый набор) с номерами i, N+i, 2N+i и т.д., где , а в регистр 7 управлени  записан код периода следовани  импульсов на выходе преобразовател  5 кода эо временнай интервал. Предварительно иа блока 12 пам ти каждого канала выбраны первые наборы управл ющих и контрольных сигналов. Далее во всех каналах, кроме N-ro, осуществл етс  запись выбранных наборов управл ющих и контрольных сигналов в соответствующие выходные регистры 13 и регистры блоков 11 сравнени . После этого во всех блоках 12 пам ти, кроме

(N-1)-ro и N-го каналов, выбираютс  вторые наборы управл ющих и контрольных сигналов. Затем из выходного регистра 13 первого канала через элементы ИЛИ 8 на объект контрол  и преобразователь 6 кода во временной интервал подаетс  первый набор управл ющих сигналов.

По сигналу с запускающего входа устройства триггер 1 запуска уставав ливаетс  в единичное состо ние, вследствие чего снимаетс  блокировка с управл ющего элемента И 3. Импульсы с выхода генератора 4 поступают на вход первого преобразовател  5 кода во временной интервал и сдвиговый регистр 19 начинает сдвиг единичного уровн  в направлении от младших разр дов сдвигового регистра к старшему , срабатыва  по заднему фронту тактовых импульсов генератора 4. При достижении старшего разр да единичным уровнем.и с приходом следующего тактового импульсоа генератора 4 в результате срабатывани  элемента И 2 импульс с выхода последнего,соединенного с выходом преобразовател  5 кода во временной интервал, поступает на вход следующего преобразовател  6 кода во временной интервал и вход режима работы сдвигового регистра 19. При этом по заднему фронту тактового импульса происходит запись информации, поступающей на входы сдвигового регистра 19с выходов дешифратора 18, в результате чего устанавливаетс  в единичное состо ние, соответствующее коду на входе дешифратора 18, один из разр дов распределител  9. Таким образом преобразователь кода во временной интервал подготавливаетс  к следующему такту работы.

Преобразователь 6 кода во временной интервал с поступлением на его вход тактовых импульсов с выхода преобразовател  5 кода во временной интервал работает аналогичным образом и на выходе преобразователей 5 и 6 кода во временной интервал образуютс  последовательности импульсов с временным интервалом, соответствующим коду в регистре 7 управлени  и на входах первой группы элементов ИЛИ 8, при этом период следовани  импульсов на выходе преобразовател  5 кода во временной интервал устанавливаетс  равным весовому значению кода временного интервала смены тестовых наборов, под который в тестовом наборе отведена группа разр дов, а на выходе преобразовател  6 кода во временной интервал - равным времени смены тестовых наборов и измен етс  в динамике контрол  с изменением кода на выходах первой группы элементов ИЛИ 8, постпающего на соответствующие входы преобразовател  6 кода во временной интервал. Импульсы с выхода преобразовател  6 кода во временной интервал поступают на тактовый вход распределител  9 и управл ющий вход входного регистра 10. При этом входной регистр 10 функционирует по переднему фронту единичного логического уровн , вьфабатываемого преобразователем 6 кода во временной интервал, распределитель 9 - по заднему фронту указанного единичного логического уровн . Вследствие этого в первом такте работы осуществл етс  запись во входной регистр 10 первого набора выходных сигналов объекта контрол , который сравниваетс  в блоке 11 сравнени  первого канала с первым набором контрольных сигналов, поданных с выходов соответствующего блока 12 пам ти и хранимых в регистре указанного блока 11 сравнени . По первому сигналу распределител  9 результат сравнени  через элемент И 14 первого канала запоминаетс  на соответствующем триггере 15, предварително установленном в нулевое состо ние Одновременно с этим осуществл етс  запись в выходной регистр 13 N-ro канала тестового набора управл ющих сигналов и выборка очередного тестового набора управл ющих и контрольных сигналов в блоке 12 пам ти (N-1 )-го канала, а также подача из выходного регистра 13 второго канала через группу элементов ИЛИ 8 на входы преобразовател  6 кода во временной интервал и объект контрол  второго тестового набора управл ющих сигналов.

Во втором такте работы после окончани  заданного временного интервала осуществл етс  запись во входной регистр 10 второго набора выходных сигналов с объекта контрол , который сравниваетс  в блоке 11 сравнени  второго канала с вторым тестовым набором контрольных сигналов, поданных с выходов соответствующего блока 12 пам ти и хранимых в регистре указанного блока 11 сравнени . По второму сигналу распределител  9 результат сравнени  через элемент И 1А второго канала запоминаетс  на соответствующем триггере 15 этого канала, предварительно установленном в нулевое состо ние. Одновременно с этим осуществл етс  анализ содержимого триггера 15 первого канала с помощью разблокировки элементов И 16 и 17 этого же какала. При совпадении первых наборов входных сигналов объекта контрол  и контрольных сигналов на блоке 11 сравнени  первого канала, т.е. при правильном функционировании объекта контрол  триггер 15 первого канала находитс  в единичном состо нии, в ре зультате чего при помощи единичного логического уровн  с выхода соответствующего выходного элемента И 16 осуществл етс  запись очередного тестового набора управл ющих и контрольных сигналов в выходной регистр 13 и регистр блока 11 сравнени  этого канала. Одновременно по второму сигналу распределител  9 осуществл етс  выборка очередного тестового набора управл ющих и контрольных сигналов в блоке пам ти N-ro канала, а также подача из выходного регистра 13 третьего канала через группу элементов ИЛИ 8 на входы преобразовател  6 кода во временной интервал и объекта контрол  третьего набора управл ющих сигналов. .

При неправильном функционировании объекта контрол  триггер 15 первого канала находитс  в нулевом состо нии в результате чего при помощи единичного логического уровн  с выхода соответствующего элемента И 17 через управл ющий элемент ИЛИ 2 триггер 1 запуска переводитс  в нулевое состо ние . Вследствие этого триггер 4 отключаетс  от преобразовател  5 кода во временной интервал.

Работа устройства ведетс  в режиме Тоден - Брак.

Дальнейша  работа устройства осуществл етс  аналогично при подаче на запускающий вход триггера 1 запуска сигнала с запускающего входа устройства, при этом каждый i-й сигнал распределител  9 устанавливает триггер 15 (i-2)-ro канала в исходное нулевое состо ние.

При определении частотно-времейной области устойчивой работы объекта контрол  в регистр 7 управлени  записываетс  с помощью средств устройства новое значение кода дл  получени  на выходе преобразовател  5 кода во временной интервал требуемого временного интервала следовани  импульсов, значение которого  вл етс  весовым дл  преобразовател  6 кода во временной интервал, на информационные входы которого поступает код временного интервала смены тестовых наборов с группы соответствующих выходов группы элементов ИЛИ 8, т.е. измен   ход в регистре 7 управлени , можно оперативно измен ть временной интервал смены тестовых наборов и временной интервал, по окончании которого производитс  контроль выходных сигналов объекта контрол , не измен   соответствующего кода в тестовых наборах, дл  изменени  которых требуетс  перегрузка блоков 12 пам ти, что приводит к возрастанию времени контрол .

5,6

Claims (2)

1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ по авт. св. № 857890, отличающееся тем, что, с целью повышения достоверности и быстродействия, в него введены первый и второй преобразователи кода во временной интервал, регистр управления, группа входов которого соединена с соответствующими входами устройства, а группа выходов - с группой соответствующих входов первого преобразователя кода во временной интервал, тактовый вход которого соединен с выходом управляющего эле мента И, а выход - с тактовым входом второго преобразователя кода во временной интервал, группа входов которого соединена с соответствующей группой выходов группы элементов ИЛИ, а выход - с тактовым входом распределителя .

2. Устройство по п.1, отличающееся тем, что преобразователь кода во временной интервал содержит элемент И, сдвиговый регистр и дешифратор, группа входов которого соединена с соответствующими _с входами преобразователя кода во вре- ® менной интервал, группа выходов - с группой соответствующих входов сдвигового регистра, тактовый вход которого соединен с тактовым входом преобразователя и первым входом элемента И, а выход - с вторым входом элемента И, выход которого соединен с входом режима работы сдвигового регистра и входом преобразователя.

SU „„1180819

118081