NO875015L - Apparat for omforming av et analogt, balansert signal til et digitalt signal. - Google Patents

Description

APPARAT FOR OMFORMING AV ET ANALOGT, BALANSERT SIGNAL

TIL ET DIGITALT SIGNAL.

TEKNISK OMRÅDE.

Den foreliggende oppfinnelse vedrører et apparat for omforming av et analogt, balansert signal til et digitalt signal ved ladningsomfordeling i en flerhet av kapasitive elementer, som er forbundet i serie med sin styrbare om-kobler med hvilken en første terminal hos hvert kapasitivt element, i det minste under en approksimasjonsfase, selektivt kan forbindes med en første og en annen referansespenning.

TEKNIKKENS STILLING.

Innen telefonteknikken utnyttes vanlige balanserte signaler, idet disse utmerker seg ved at spenningene på de to ledere i et lederpar er like store, men av motsatt polari-tet. Ved analog - digital-omforming av et balansert signal er det kjent først å omforme det til et ubalansert signal og deretter å omforme det ubalanserte signal til et digitalt signal. Ved omformingen fra balanse til ubalan-

se vil imidlertid halve det dynamiske område gå tapt, fordi signalspenningen er begrenset av matespenningen. De nyttige signaler vil altså bli fordreiet på grunn av omformingen, noe som skyldes mangel på linearitet i balanse-ubalanse-omformeren.

Det er derfor et ønske å muliggjøre analog - digital-omformingen av et balansert signal uten først å omforme det til et ubalansert signal. En fremgangsmåte for dette er å benytte en separat A/D-omformer for hver av signallederne for det balanserte signal , og å forbinde A/D-omformerut-gangene til en forskjellsformer. Et apparat for utførelse av denne fremgangsmåte vil imidlertid bli forholdsvis stort og dyrt.

REDEGJØRELSE FOR OPPFINNELSEN.

Hensikten med den foreliggende oppfinnelse er å skaffe et apparat for analog - digital-omforming av balanserte signaler, som er mer pålitelig, mindre volumiøst og rimelig-ere enn tidligere tilgjengelige apparater. Denne hensikt oppnår man ved et apparat av den innledningsvis angitte art, ved at man bruker to sett av kapasitive elementer, idet settene er forbundet med sine respektive innganger til en og samme komparator. Utgangssignalet fra komparatoren styrer et organ for sampling- og approksimasjonslogikk som fremskaffer styresignaler til de brytere som er koblet i serie med de kapasitive elementer.

De karakteristiske trekk ved oppfinnelsen fremgår av patentkravene.

KORT OMTALE AV TEGNINGSFIGURENE.

Den foreliggende oppfinnelse vil nå bli beskrevet i de-talj under henvisning til tegningsfigurene. Figur 1 anskueliggjør en allerede kjent analog - digital-omf ormer .Figurene 2-4 anskueliggjør en første, annen og tredje utførelsesform for et apparat i henhold til oppfinnelsen.

FORETRUKNE UTFØRELSESFORMER.

Figur 1 illustrerer en A/D-omformer som i henhold til et kjent prinsipp er innrettet for omforming ved ladningsomfordeling i en flerhet av kondensatorer. Omformeren vil følgelig innbefatte et sett av kondensatorer 1-5, av hvilke kondensatorene 1-4 omfattes av en gruppe hvor deres kapasitanser er innbyrdes, binært veiet. Kondensatoren 5 blir vanligvis betegnet som avslutningskondensatoren, og kapasitansen er lik den laveste kapasitet hos kondensatorene 1 - 4. Kapasitansene hos kondensatorene 1-5, i nevnte rekkefølge, antar man må være C, C/2, C/4, C/8 og C/8. Med henvisningstall 6 - 10 er der angitt styrbare brytere eller omkoblere, idet der er anordnet en for hver kondensator. Hver av bryterne er innrettet til å forbinde i en første bryterstilling den nedre plate i den respektive kondensator med en leder 11, på hvilken der på-trykkes en referansespenning VR, og i en annen bryterstilling å forbinde den samme plate via en leder 12, til en jordforbindelse. De øvre plater av kondensatorene er forbundet med en leder 13 som kan være forbundet med en jord-terminal ved hjelp av en styrbar bryter 14. Lederen 13

er også forbundet med en komparator 15 og en kondensator 16, idet kondensatoren vanligvis blir betegnet som "samplingskondensatoren" i en omformer av denne art. Denne kondensator kan på sin side være forbundet med en analog innspenning VIN eller med jordterminalen via en styrbar bryter 17. Et organ 18 for sampling- og approksimasjonslogikk kan selektivt styre alle bryterne, f .eks. avhengig av utsignalet fra komparatoren 15. Komparatoren er innrettet til å sammenligne potensialet på lederen 13 med et null-potensial.

Under samplingsfasen vil lederen 13 være jordet via bryteren 14. Bryterne 6-10 blir satt i den bryterstilling som representerer en digital begynnelsesverdi. For uni-polare inngangssignaler svarer dette passende til at de nedre plater av alle kondensatorene 1 - 5 er forbundet med jord. Det analoge inn-signal<V>lNer forbundet med samplingskondensatoren 16 via bryteren 17. Etter samplingsfasen blir jordingen først avbrutt via bryteren 14

og deretter blir bryterposisjonen for bryteren 17 skiftet fra VIN til jord.

Under en påfølgende approksimasjonsfase vil bryterposisjonene for bryterne 6-9 bli skiftet selektivt i henhold til en passende algoritme, og som reaksjon på sammenligningsresultatene hos komparatoren, på en slik måte at potensialet på lederen 13 reduseres til et minimum ved ladningsomfordeling. Bryterposisjonene er vist på figuren ved be-gynnelsen av approksimasjonsfasen. Det nevnte potensial vil være lik -VIN +<V>R(<b>4</2><+><b>3/4/ + b2/8 + b-,/16) hvor b^-b-^ representerer binærbitene i det digitale ord som svarer til det analoge innsignal ved avslutningen av approksimasjonsfasen. Biten b%er den mest signifikante bit, og svarer til styresignalet for organet 18 for bryteren 6 ved den største kondensator 1, mens biten b^ ut-gjør den nest mest signifikante bit svarende til styresignalet til bryteren 7 ved den nest største kondensator 2, osv. Et styresignal i form av en logisk en betegner at den aktuelle kondensator er forbundet med referansespenningen VR, og en logisk null at kondensatoren er forbundet med jord. Ved såkalt suksessiv approksimasjon med binær søking, blir bitene bestemt en for en ved hjelp av den sammenligning som skriver seg fra komparatoren 15, idet den mest signifikante bit blir bestemt først, hvor-etter den nest mest signifikante bit blir bestemt osv. Bryterstillingen av bryteren 10 ved avslutningskondensatoren 5 blir ikke skiftet under approksimeringsfasen,

men blir vedvarende forbundet med jord under fasen.

Det styresignal som er betegnet med bø og som har tilknytning til denne bryter, blir således ikke innlemmet i det digitale utsignal fra omformeren. Hensikten med avslutningskondensatoren er å gjøre økningen i de kvan-tifiserende nivå til VR/2<N>istedenfor VR/(2<N->1) hvor N

er det antall av biter som finnes i det digitale utsignal fra omformeren.

For bipolare signaler blir den største kondensator 1,

dvs. halvparten av den totale kapasitans for kondensatorene 1-5, forbundet under samplingsfasen til VRved hjelp av bryteren 6, istedenfor til jord. I dette tilfelle er imidlertid omformeren slik tilpasset at kondensatoren 1 blir forbundet med jord under approksimeringsfasen, når b4utgjør en logisk en, og med VRnår b^utgjør en logisk null. Bryterne 2-4 blir skiftet på samme måte som i tilfelle av unipolaritet. Under approksimeringsfasen vil potensialet på lederen 12 være~VjN/2 + VR(-b4/2 + b^/4<+>b2/8 + b-^/16) . Ved slutten av approksimeringsfasen vil således bitmønsteret h^- b^ utgjøre motparten av den analoge inn-spenning i to-komplement-form.

En omformer i henhold til ovenstående er også omtalt i "IEEI Journal of Solid-State Circuits", Vol. SC-10 No. 6, desember 1975, side 371-385, men med den forskjell at inn-signalet er forbundet til de lavere istedenfor de øvre plater av kondensatorene, og at samplingskondensatoren derfor er utelatt.

Som nevnt ovenfor kan et balansert signal omformes fra analogt til digitalt ved hjelp av to separate A/D-omformere og en digital forskjellsformer. I henhold til den foreliggende oppfinnelse kan en slik omforming i stedet oppnås med et apparat som er mindre plasskrevende enn et som omfatter to fullstendig separate omformere og en for-sk jellsformer . På figur 2 er der vist en første utførelses-form for et apparat i henhold til oppfinnelsen. Organer som svarer til dem på figur 1 er blitt betegnet på samme måte som i sistnevnte figur. Apparatet omfatter to like, men komplementært styrt kondensatorsett 1 - 5 og en .1' -

5' med tilhørende brytere 6 - 10 og 6<1>- 10<1>, en eneste komparator 15 og et eneste organ for samplings- og approk-simas jonslogikk 18. Det balanserte innsignal på de to

signalledere er betegnet VTAT, TT , og blir tilført

- IN+ og Vjn_ r

de respektive tilhørende samplingskondensatorer 16 og 16' via brytere 17 og 17'.

Ved apparatet i henhold til den foreliggende utførelses-form, vil de brytere 6-10 som har tilknytning til det første sett, bli styrt samtidig såvel som komplementært ved hjelp av de brytere 6' - 10' som har tilknytning til det annet sett, slik at kondensatorene i et første sett alltid blir komplementært forbundet med referansespenningen VRog jord, sammenlignet med de tilsvarende kondensatorer i det annet sett. Under samplingsfasen blir den største kondensator 1, 1' i hvert sett passende komplementært innstilt i forhold til de gjenværende kondensatorer i det samme sett. F.eks. vil kondensatoren 1 bli forbundet med referansespenningen VR, kondensatorene 2 - 5 med jord, kondensatoren 1' til jord, og kondensatorene 2' - 5' med VR. Som ved det kjente bipolar-tilfelle i henhold til det foregående, vil, dersom to-komplement-re-presentasjon er ønsket, bryteren 6 eller 6' for den største kondensator i hvert sett bli påvirket komplementært for et gitt styresignal i forhold til bryterne for de gjenværende kondensatorer i det samme sett. Ved dette tilfelle er det meningen at en gitt binær verdi, f.eks. for biten b4, vil resultere i at kondensatoren 1 blir forbundet med lederen 11, mens den samme binære verdi for f.eks. biten b3ville resultere i at kondensatoren 2 blir forbundet med lederen 12 og vise versa. Bryterne for kondensatorene 1' - 5'

i det annet sett vil bli påvirket på den samme måte som den tilsvarende bryter for kondensatorene 1 - 5, men opp-nå komplementære styresignaler sammenlignet med disse. Analogt med det kjente bipolar-tilfelle vil bryterposisjonene for bryterne 10, 10' for avslutningskondensatorene 5, 5' ikke bli endret under approksimasjonsfasen.

Signalene h^- bø styrer bryterne 6 - 10, og signalene b^,- bø'som man oppnår ved utgangene fra en gruppe av omformere 19 - 23, styrer bryterne 6' - 10'. Som med de kjente omformere i henhold til det foregående, vil styresignalet bø ikke bli endret under omformingen. Bryterne 10 og 10' vil derfor få tilført konstante styresignaler bø og bøi. På figuren er posisjonene for bryterne vist under approksimasjonsfasen under bruk av et styreord i midten av et område for digitale tall. Ved to-komplement-representasjon utgjør dette ordet 00000. På lign-ende måte som for den kjente omformer i henhold til figur 1, vil forskjellen i spenning mellom sampling- og approksimasjonsfasene svare til forskjellen i det digitale styreord under samplingen, og ved enden av approksi-mas jonsf asen . Fordi der benyttes et balansert inn-signal, er det forskjellen i spenning<en><V>I<N+>~VlN_ som blir om-formet.

Fordi bryterne i et første sett blir styrt samtidig og komplementært i forhold til bryterne i det annet sett,

vil hver bryteroperasjon resultere i ladningsredistribusjon i kondensatorgruppene, slik at potensialene ved

begge innganger til kondensatoren blir endret akkurat like mye, men med forskjellige fortegn. Den differensielle inn-spenning<V>IN+<->VIN_ som tilføres apparatet vil gi opphav til potensialene: -VIN+/2 + VR(-b4/2<+>b3/4 + b2/8 + b-j/16) og -<V>IN_/2 +<V>R(-b4,/2 +b3./4 + b2,/8 + b1,/ 16) ved inngangene til komparatoren 16.

Potensialforskjellen over komparatorinngangene blir således dobbelt så stor som ved omformeren i henhold til figur 1, noe som reduserer kravet til forsterkning av kompa-ratorspenningen. For et perfekt balansert inn-signal, dvs. som spenninger som er like så store som deres verdier, f.eks. +7V og -7V, på de innkommende signalledere, vil begge disse potensialer være lik, eller i det minste praktisk talt lik null volt. Ved dårlig balanse, f.eks. +8V og -6V, vil potensialene ved inngangene til komparatoren i steden være halvparten (0,5V) av den spenningen med hvilken spenningene på signallederne avviker fra sine perfekt balanserte verdier (+7V - 7V). I dette tilfelle vil også bryterne stoppe i de stillinger (svarende til +7 og -7) som ville vært resultatet av et perfekt balansert inn-signal, fordi ut-signalet fra komparatoren bare reagerer på potensialforskjellen over inngangen.

Med den anskueliggjorte omformer omfattende to samtidig

og komplementært styrte kondensatorsett, blir der således oppnådd at bare en eneste komparator og et eneste organ for sampling- og approksimasjonslogikk er nødvendig.

Det skal påpekes at der kan benyttes en tilfeldig digital referanseverdi ved både denne såvel som de følgende ut-førelsesformer. Det er således ikke nødvendig at bare en eller at alle unntatt en av kondensatorene i hvert sett er forbundet med referansespenningen VRunder samplingsfasen. Det skal også forstås at antallet av kondensatorer og tilhørende brytere ved en praktisk utførelsesform er større enn det som er vist og omtalt i forbindelse med denne og de følgende utførelsesformer.

En annen utførelsesform ved et apparat i henhold til oppfinnelsen er vist på figur 3, idet organer som svarer til dem på figurene 1 og 2 er betegnet på samme måte som ved sistnevnte figurer. Ved dette utførelseseksempel har man kvittet seg med de største kondensatorer 1 og 1<1>, noe som resulterer i en stor besparelse hva angår plass. Fordi kapasitansene for kondensatorene er innbyrdes, binært veiet, vil den flate som blir opptatt av kondensatorene, bli redusert til det halve, sammenlignet med apparatet i henhold til figur 2. Antallet av binære biter i det digitale utsignal er imidlertid uendret, slik det er omtalt tidligere. Det skal også forstås at i praksis vil kondensatorene passende bli bygget opp av kondensatorer som har samme størrelse, men som varierer med hensyn til antall, dvs. såkalte enhetskondensatorer på integrerte kretser. Antallet av kondensatorer er altså redusert til halvparten ved et slikt tilfelle.

Ved denne utførelsesform er således kondensatorene 2 og

2' de som har størst kapasitans i det respektive sett. Bryterne 7 og 7' for disse kondensatorer har til hensikt

å bli påvirket på samme måte som ved kondensatorene 1 og 1' ved utførelsesformen i henhold til figur 2. Det redu-serte antall av kondensatorer blir muliggjort ved bryterposisjonene for en eller flere av bryterne 2 - 4 i det første kondensatorsett 2-4, ikke alltid blir endret samtidig som bryterposisjonene for de tilsvarende brytere 7' - 9' i det annet sett av kondensatorer 2' - 4'. Bryterposisjonene for bryterne i det første sett vil i den forbindelse ikke alltid være komplementære i relasjon til bryterposisjonene for bryterne i det annet sett. Dette gjelder såvel under samplingsfasen som under approksi-mas jons fasen .

Et logikkorgan er betegnet med henvisningstall 25, og blir brukt for fremskaffelse av styreord til bryterne 7-10 og 7' - 10' som reaksjon på de digitale ord fra organet 18 for sampling- og approksimasjonslogikken. Organene 25 kan f.eks. være bygget opp av en digital adderer eller et leseminne. Dersom den digitale bit b^, som tidligere, blir ignorert fordi den ikke blir endret og ikke blir innlemmet i det digitale ut-signal, blir der avsendt forskjellige fire-biter-ord b ^, b~ iii^ >2'^ 0\. fra organet 18 i henhold til den foreliggende utførelsesform. For hvert av disse ord vil logikkorganet 25 fremskaffe to tre-biter-ord d3,d2, di og e-^' e2 , el' Bitene b-^-d-^ blir benyttet som styresignaler for bryterne 7-9, mens bitene e-^-e-^ blir ført til invertorer 20 - 22, som fremskaffer styresignaler d3i-d]_i for bryterne - 9'. Den konstante digitale bit bø gir opphav til styresignaler dg og dg >, som blir benyttet som styresignaler for bryterne 10 og 10'.

Dersom en voksende binær sekvens blir avsendt fra organet 18 for sampling- og approksimasjonslogikken, vil bryterposisjonen for en eller flere brytere som har tilknytning til det første sett, bare bli endret for ikke-jevne tall i nevnte binærsekvens, mens bryterposisjonen i en eller flere brytere som vedrører det annet sett, bare blir endret for like-tall. I dette tilfelle vil styreordene som tilføres bryterne som tilhører de to sett, utgjøre hver-andres kompliment for halvparten av de mulige digitale ord som kan fremskaffes av samplings- og approksimasjonslogikken 18. På denne måte kan der legges like mange forskjellige spenningsnivåer over inngangene til komparatoren 15, som ved apparatet i henhold til figur 2, selv om sistnevnte har en kondensator mer (den største) i hver gruppe. I praksis vil approksimasjonsfasen naturligvis ha en kortere varighet dersom f.eks. suksessiv approksimasjon med binær søkning i henhold til ovenstående blir anvendt, enn dersom organet 18 sender en suksessivt voksende binærsekvens. Et eksempel på genererte styreord fra logikkorganet 25 for forskjellige digitalord fra organet 18, er vist i den følgende tabell.

Det er vesentlig at binærordene d3,d2,d]_ og e.^, e2>ei er inn~byrdes like for alternerende binærord h^ ^ 2 i^ 0! fra organet 18, og at de øvrige binærord fra organet 18 bare avviker med den binære verdi 1 fra hverandre. Det skal selvsagt være tenkbart at organet 25 direkte fremskaffer verdiene d3>, d2',d]_i i stedet for 63,62,e-^, hvorved invertorene 20 - 23 da kan elimineres.

Som tilfellet er med omformeren i henhold til figur 2, viser figuren posisjonene for bryterne under approksimasjonsfasen og svarende til styreordet 00000 fra organet 18.

For et perfekt balansert inn-signal blir der ikke alltid oppnådd en perfekt balanse over inngangene til komparatoren, hvilket er i motsetning til apparatet i henhold til figur 2. Avviket fra perfekt balanse svarer for det meste til det spenningsbidrag som kommer fra en av de minste kondensatorer 4 og 4'. Potensialene fra komparatorinngangene vil være~VIN+/2 + VR (_d3/2<+><d>2</>4 + dl/8)°g"VIN-/2 + VR(_d3'/2 + d2i/4 + d11/8).

Det skal noteres at avslutningskondensatorene 5, 5', slik som i tilfellet med den kjente omformer, ikke er nødvendi-ge ved utførelsesformene i henhold til figurene 2 og 3.

I tillegg til de plassbesparelser som man oppnår ved omformeren i henhold til figur 2, så oppnår man også i dette tilfelle at halvparten av kondensatorplassen er eliminert. Imidlertid er der tilføyet logikkorganet 25.

En tredje utførelsesform for et apparat i henhold til oppfinnelsen er anskueliggjort på figur 4, idet elementer som svarer til dem på tidligere omtalte figurer, er gitt samme henvisningstall som ved disse figurer. I likhet med apparatet i henhold til figur 3 er begge de største kondensatorer 1, 1' innlemmet. I motsetning til dette apparat er imidlertid logikkorganet 25 også utelukket.

I henhold til denne utførelsesform vil bryteren, f.eks. 10', bli tilført et varierende styresignal ved en av de to avslutningskondensatorer 5 og 5<1>, slik at denne kondensator også utnyttes for ladningsredistribusjon. Signalet kommer ifølge eksemplet fra den minst signifikante bit b-jy i det varierende fire-biter-ord som blir frem-skaffet av organet 18 og tilført bryteren direkte, eller via omformeren 22, som en reaksjon på hvorvidt den aktuelle kondensator er plassert i det øvre eller nedre kondensatorsett som angitt på figuren. Bryteren (10 i henhold til eksemplet) for den øvre av de to avslutningskondensatorer får tilført et konstant styresignal, f.eks. bg, også i dette tilfelle. Signalene b4og b4i blir analogt med omformeren på figur 2, tilført bryterne 7 og 7' for de to største kondensatorer,i dette tilfelle 2 og 2'. Bryterne 8 og 8<1>får tilført b^og b3i, bryterne 9 og 9' får tilført b2og b2i. Signalet b^blir bare brukt i invertert form bji, som tilføres bryteren 10' for kondensatoren 5' i det nedre kondensatorsett. Styresig- naiet bg som er konstant under approksimasjonsfasen, blir tilført bryteren 10 for kondensatoren 5 i det øvre sett. Organet 25 på figur 3 kan realiseres som en digital adderer eller et leseminne, noe som i begge tilfeller signifi-serer en kompleks logikkfunksjon. Ved apparatet i henhold til figur 4 blir der utført en addisjon på en enkel måte i analogdomenet i stedet, i form av en ladningspak-ke lik VRx C/8, som svarer til den minst signifikante bit i det digitale utsignal fra apparatet. Potensialene ved inngangene til komparatoren 15 vil være~VIN+/2 +

<V>R(~b4/2 + b3/4 +<b>2/8 og -VlN_/2 + VR(-b4,/2 + b3,/4

+ b2./8 + b1,/8).

I dette tilfelle blir der således bare krevet en eneste komparator og et eneste organ for samplings- og approksi-mas jonslogikk , samtidig som både halve kondensatorflaten i omformeren i henhold til figur 2 og logikkorganet 25

i omformeren i henhold til figur 3, kan elimineres.

Oppfinnelsen kan selvsagt varieres innenfor omfanget av kravene. F.eks. kan styresignalene og styreordene fremskaffes på forskjellig måte enn det som er beskrevet, dersom bryterne og/eller deres forbindelser til visse punkter blir justert på samme tid, slik at funksjonen i prinsipp vil forbli uendret. Følgelig kan invertorene elimineres dersom de brytere som har tilknytning til det ene sett, blir gitt en motsatt iboende funksjon i forhold til den som er beskrevet. Heller ikke er det nødvendig for kapasitansene hos kondensatorene å være binært veiet. Det som er vesentlig er at for en N-biter-omformer fore-ligger der 2N forskjellige måter for redistribusjon av elektrisk ladning. F.eks. kan der benyttes en flerhet av like store kondensatorer i hvert sett, idet en styrbar bryter er tilknyttet hver slik kondensator. Alle jord-terminaler kan også erstattes ved punkter som er forbundet med andre passende faste potensialer, slik at f.eks. kondensatorene kan være selektivt forbundet med en første eller annen vilkårlig referansespenning. En kondensator i serie med den respektive leder 13, 13' kan være forbundet i serie på en måte som i og for seg kjent, i hvert kondensatorsett, mellom to av de normale kondensatorer. Hensikten med denne kondensator er med en passende faktor effektivt å redusere kapasitansen hos kondensatorene på den ene side. Det er selvsagt også tenkbart med et arran-gement, slik at den analoge innspenning er forbundet med kondensatorene via bryterne 6 - 10 og 6' - 10<1>analogt med det som er vist i den tidligere angitte artikkel.

Claims (6)

1. Apparat for omforming av et analogt, balansert signal (VjN+ ,VjN _) til et digitalt signal ved ladningsredistribusjon i en flerhet av kapasitive elementer (1-5,

1' - 5'; 2 - 5, 2' - 5'), som hver er forbundet i serie med sin styrbare bryter (6 - 10, 6' - 10'; 7 - 10, 7' - 10') med hvilken en første terminal i hvert kapasitivt element, i det minste under en approksimasjonsfase, kan selektivt forbindes med en første eller en annen referansespenning (VR , jord), karakterisert ved at de kapasitive elementer er gruppert i to sett, omfattende like mange kapasitive elementer (1 - 5, 1' - 5';

2-5, 2' - 5') selektert slik at hvert kapasitivt element i hvert sett svarer til et kapasitivt element med like stor kapasitet i det annet sett, ved at de kapasitive elementer og tilhørende brytere i det første sett er innrettet til å virke på potensialet ved et første punkt (13), og at tilsvarende elementer og brytere i det annet sett er innrettet til å virke på potensialet ved et annet punkt (13 <1> ), ved at en komparator (15) er innrettet for sammenligning av potensialene i det første punkt (13) og det annet punkt (13 <1> ), og at organer (18) for samplings-og approksimasjonslogikk er anordnet for fremskaffelse av et digitalt ord som endres under approksimasjonsfasen som reaksjon på sammenligningsresultatene hos komparatoren (15), idet det digitale ord blir benyttet for styring av bryterne (6 - 10, 6' - 10'; 7 - 10, 7' - 10'), og at ved enden av approksimasjonsfasen utgjør ordet det digitale utsignal fra apparatet.

2. Apparat som angitt i krav 1, karakterisert ved at bryterne (6 - 10, 6' - 10') er slik styrt at en endring i bryterposisjonen av bryterne (6 - 10) for de kapasitive elementer (1-5) i det ene sett finner sted samtidig og komplementært i forhold til en endring i bryterposisjonen av bryterne (6 <1> - 10') for de tilsvarende kapasitive elementer (!' - 5') i det annet sett (figur 2).

3. Apparat som angitt i krav 1, karakterisert ved at bryterne (7 - 10, 7' - 10') blir styrt slik at bryterposisjonen for bryterne (7 - 10) for de kapasitive elementer (2-5) i det ene sett bare blir endret med halvparten av de mulige digitale ord som kan fremskaffes av organet (18) for samplings- og approksimasjonslogikken, og at bryterposisjonen for bryterne (7 <1> - 10') i tilsvarende kapasitive elementer (2 <1> - 5') i det annet sett bare blir endret for den gjenværende halvdel av disse ord, og på en slik måte at bryterposisjonene for bryterne (7 - 10) for de kapasitive elementer i det ene sett er komplementære i forhold til bryterposisjonene for bryterne (7' - 10') i tilsvarende kapasitive elementer i det annet sett for en av nevnte halvdeler av de digitale ord (figur 3).

4. Apparat som angitt i et av kravene 1-3, karakterisert ved at hvert av settene inneholder minst to kapasitive elementer (4 og 5, 4' og 5'), idet kapasitansene for disse er like stor og ikke overskrider kapasitansen for noen av de ytterligere kapasitive elementer i begge sett.

5. Apparat som angitt i krav 4, karakterisert ved at bryterposisjonen for bryteren (10, 10') for den ene (5, 5') av de minst to kapasitive elementer, som har like stor kapasitans i hvert sett, holdes uendret under approksimasjonsfasen.

6. Apparat som angitt i krav 1, karakterisert ved at hvert sett innbefatter minst to ka-pasive elementer (4 og 5, 4' og 5'), idet kapasitansene hos disse er like store, og ikke overskrider kapasitansen for noen av de ytterligere kapasitive elementer i begge sett, ved at bryterposisjonen for bryteren (10) i den ene (5) av begge disse kapasitive elementer i det ene sett, blir holdt uendret, mens bryterposisjonen for bryteren (10') for det tilsvarende element (5') i det annet sett blir endret som reaksjon på den minst signifikante bit (b <1-> ^ i det digitale ord som fremskaffes ved organet (18) for samplings- og approksimasjonslogikk, og at de øvrige brytere ( 7 - 9, V - 9') blir styrt slik at en endring i bryterposisjonen av disse (7-9) for de kapasitive elementer (2-4) i det ene sett, finner sted samtidig med og komplementært til en endring i bryterstillingen hos bryterne ]], - 9') i de tilsvarende kapasitive elementer (2' - 4') i det annet sett (figur 4).