JPS60216630A - ステツプ発生器 - Google Patents
ステツプ発生器Info
- Publication number
- JPS60216630A JPS60216630A JP6025685A JP6025685A JPS60216630A JP S60216630 A JPS60216630 A JP S60216630A JP 6025685 A JP6025685 A JP 6025685A JP 6025685 A JP6025685 A JP 6025685A JP S60216630 A JPS60216630 A JP S60216630A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- resistor
- changeover switch
- mode changeover
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＰＣＭで用いられる圧伸コーグ、デコーダの
ステップ発生器に関する。
ステップ発生器に関する。
ＰＣＭ伝送ではアナログ信号をコード化して伝送し、受
信側ではこれをデコードして元のアナログ信号にする。
信側ではこれをデコードして元のアナログ信号にする。
これに用いられるデコーダは通富第１図に示すように、
セグメント発生器ＳＧＧとステップ発生器ＳＴＧからな
り、前者は第３図に示すセグメントＳｉ （＋＝１．２
．・・・・・・８）の始点Ｐ１を示すアナログ電圧Ａを
発生し、後者は該セクントの始、終端Ｐ１．Ｐ２間を分
割した電圧Ｂを発生ずる。ＰＣＭではコード化に当り小
振幅部分の忠実度を上げるため該部分を拡大しているの
で、符号化入力信号対復号出力信号の間には第３図に示
す如き飽和特性（８セグメント折れ線特性）がある。８
ビット入力信号ＤＳが入ると制御回路ＣＮＴは、その上
位複数ビットをセグメント発生器ＳＧＣに与えて該複数
ビットにより定められる順位のセグメントＳｉの始端電
位Ａを発生させ、またその下位複数ビットをステップ発
生器ＳＴＧに与えて該複数ビットにより定められる分割
電位Ｂを発生させる。これらは加算されてその和が出力
アナログ信号ＡＳ２となる。
セグメント発生器ＳＧＧとステップ発生器ＳＴＧからな
り、前者は第３図に示すセグメントＳｉ （＋＝１．２
．・・・・・・８）の始点Ｐ１を示すアナログ電圧Ａを
発生し、後者は該セクントの始、終端Ｐ１．Ｐ２間を分
割した電圧Ｂを発生ずる。ＰＣＭではコード化に当り小
振幅部分の忠実度を上げるため該部分を拡大しているの
で、符号化入力信号対復号出力信号の間には第３図に示
す如き飽和特性（８セグメント折れ線特性）がある。８
ビット入力信号ＤＳが入ると制御回路ＣＮＴは、その上
位複数ビットをセグメント発生器ＳＧＣに与えて該複数
ビットにより定められる順位のセグメントＳｉの始端電
位Ａを発生させ、またその下位複数ビットをステップ発
生器ＳＴＧに与えて該複数ビットにより定められる分割
電位Ｂを発生させる。これらは加算されてその和が出力
アナログ信号ＡＳ２となる。
具体的には第２図に示すようにセグメント発生器ＳＧＣ
は可変コンデンサ０１〜Ｃ３からなり、ステップ発生器
ＳＴＧは可変抵抗Ｒ１，Ｒ２からなる。またコンデンサ
０１〜Ｃ３は各々複数個のコンデンサと、デジタル入力
信号ＤＳにより開閉されてそれを挿脱するスイッチとか
らなる。デジタル信号ＳＤ２によりスイッチが開閉され
てコンデンサＣ１，Ｃ２の値が変ると、これらによる基
準電圧Ｖｒｅｆの分割電位が変り、こうして上記電圧Ａ
が出力される。可変抵抗Ｒ１，Ｒ２は多数の直列抵抗と
、それらの直列接続点と出力端との間に配設されデジタ
ル入力信号によりオンオフされるスイソヂ群からなり、
入力信号ＤＳ２により該スイッチをオンオフして基準電
圧Ｖｒｅｆの分割電圧Ｂ′を出力する。この電圧Ｂ′は
セグメント順位ｒ （ｔ−ｔ＋ ２・・・・・・８）に
は無関係な、信号ＤＳ２の下位ビットにより定まる電圧
であるが、第３図に示されるように各セグメントの傾斜
は異なり、従って所要ステップ電圧はセグメント順位に
応じて変るべきである。この修正はコンデンサＣ３が行
なう。このコンデンサＣ３の挿脱用スイッチ群も入力信
号ＤＳ２の上位ビットによりオンオフされ、該コンデン
サの容量を変えて電圧Ａに加算される上記電圧Ｂ′をＢ
に修正する。
は可変コンデンサ０１〜Ｃ３からなり、ステップ発生器
ＳＴＧは可変抵抗Ｒ１，Ｒ２からなる。またコンデンサ
０１〜Ｃ３は各々複数個のコンデンサと、デジタル入力
信号ＤＳにより開閉されてそれを挿脱するスイッチとか
らなる。デジタル信号ＳＤ２によりスイッチが開閉され
てコンデンサＣ１，Ｃ２の値が変ると、これらによる基
準電圧Ｖｒｅｆの分割電位が変り、こうして上記電圧Ａ
が出力される。可変抵抗Ｒ１，Ｒ２は多数の直列抵抗と
、それらの直列接続点と出力端との間に配設されデジタ
ル入力信号によりオンオフされるスイソヂ群からなり、
入力信号ＤＳ２により該スイッチをオンオフして基準電
圧Ｖｒｅｆの分割電圧Ｂ′を出力する。この電圧Ｂ′は
セグメント順位ｒ （ｔ−ｔ＋ ２・・・・・・８）に
は無関係な、信号ＤＳ２の下位ビットにより定まる電圧
であるが、第３図に示されるように各セグメントの傾斜
は異なり、従って所要ステップ電圧はセグメント順位に
応じて変るべきである。この修正はコンデンサＣ３が行
なう。このコンデンサＣ３の挿脱用スイッチ群も入力信
号ＤＳ２の上位ビットによりオンオフされ、該コンデン
サの容量を変えて電圧Ａに加算される上記電圧Ｂ′をＢ
に修正する。
ＰＣＭ伝送に用いられるコーグは第４図に示すようにコ
ンパレータＣＯＭＰと逐次比較レジスタＳＣＲと、局部
デコーダＤＥＣからなる。この局部デコーダＤＥＣは上
述のデコーダと同じ構造である。第５図に示す如き値の
入力信号Ａｓ＋’がコンパレータＣＯＭＰに入力すると
、デコーダＤＥＣは最初Ｏｖ二出出力ているので該コン
パレークはＨレベル出 を生じ、レジスタＳＣＲはこれ
を受けてフルスケールＦの１／２の電圧を指令する８ビ
ットデジタル信号ＤＳ＋をデコーダＤＥＣへ出力する。
ンパレータＣＯＭＰと逐次比較レジスタＳＣＲと、局部
デコーダＤＥＣからなる。この局部デコーダＤＥＣは上
述のデコーダと同じ構造である。第５図に示す如き値の
入力信号Ａｓ＋’がコンパレータＣＯＭＰに入力すると
、デコーダＤＥＣは最初Ｏｖ二出出力ているので該コン
パレークはＨレベル出 を生じ、レジスタＳＣＲはこれ
を受けてフルスケールＦの１／２の電圧を指令する８ビ
ットデジタル信号ＤＳ＋をデコーダＤＥＣへ出力する。
従ってデコーダＤＥＣは０．５Ｆの電圧をコンパレータ
ＣＯＭＰへ出力し、０．５Ｆ＞ＡＳ＋であるからコンパ
レータの出力はＬレベルになる。
ＣＯＭＰへ出力し、０．５Ｆ＞ＡＳ＋であるからコンパ
レータの出力はＬレベルになる。
これを受ｂ）でレジスタＳＣＲは０．５ Ｆの１／２の
電圧を指令するデジタル信号ＤＳ＋を出力し、デコーダ
Ｄ 、Ｅ Ｃの出力は０．２５ Ｆとなる。これはＡＳ
ｌより低いのでコンパレータ出力はＨレベルとなり、こ
れを受けてレジスタは０．２５ Ｆ ＋ ０．２５Ｆ／
２の電圧を指令する出力を生じる。以下同様であり、こ
うしてデコーダ出力は入力アナログ電圧ＡＳ＋に限りな
く接近し、そしてその間の各比較結果のＨ，Ｌ （１，
０）はアナログ信号ＡＳ＋のデジタルコードを示してい
るから、これが入力信号のコード化出力となる。
電圧を指令するデジタル信号ＤＳ＋を出力し、デコーダ
Ｄ 、Ｅ Ｃの出力は０．２５ Ｆとなる。これはＡＳ
ｌより低いのでコンパレータ出力はＨレベルとなり、こ
れを受けてレジスタは０．２５ Ｆ ＋ ０．２５Ｆ／
２の電圧を指令する出力を生じる。以下同様であり、こ
うしてデコーダ出力は入力アナログ電圧ＡＳ＋に限りな
く接近し、そしてその間の各比較結果のＨ，Ｌ （１，
０）はアナログ信号ＡＳ＋のデジタルコードを示してい
るから、これが入力信号のコード化出力となる。
信号の圧伸にはＡ側（Ａ Ｌａｗ ）とμ則（μ Ｌａ
ｗ）がある。これらも勿論周知のことであるが、簡単に
説明するとＡ側では第６図ｆａ）に示すようにフルスケ
ールＦを１／２．１／４．１／、８・・・・・・にして
セグメントＳｅ、Ｓｔ、３６・旧・・ｓｌとする。また
μ則では最小セグメントｓ１の２倍をセグメントＳ２、
その２倍をセグメントｓ３、以下同様にしてセグメント
ＳＢを作り、Ｓ ＋ ＋Ｓ ２＋・・・・・・＋Ｓｅが
フルスケールＦとなる。またその１セグメントの分割方
法も、Ａ側とμ則では異なる。即ちＡ側では同図（Ｃ）
に示すように全体を３２分割し、コーグの場合は２／３
２．／４／３２． ６／３２・・・・・・の点をまたデ
コーダの場合はｌ／３２．３／３２．５／’３２・・・
・・・の点を各ステップとする。μ則の場合は同図（ｄ
ｌに示すように１セグメントを３３分割し、コーグの場
合はｌ／３３．３／３３・旧・・の点をまたデコーダの
場合は０／３３．２／３３゜４／３３・・・・・・の点
を各ステップとする。前記のステップ発生器ＳＴＧはこ
れらの各ステップ電圧を出力するものである。以上を一
括して表１に示すと次の如くなる。
ｗ）がある。これらも勿論周知のことであるが、簡単に
説明するとＡ側では第６図ｆａ）に示すようにフルスケ
ールＦを１／２．１／４．１／、８・・・・・・にして
セグメントＳｅ、Ｓｔ、３６・旧・・ｓｌとする。また
μ則では最小セグメントｓ１の２倍をセグメントＳ２、
その２倍をセグメントｓ３、以下同様にしてセグメント
ＳＢを作り、Ｓ ＋ ＋Ｓ ２＋・・・・・・＋Ｓｅが
フルスケールＦとなる。またその１セグメントの分割方
法も、Ａ側とμ則では異なる。即ちＡ側では同図（Ｃ）
に示すように全体を３２分割し、コーグの場合は２／３
２．／４／３２． ６／３２・・・・・・の点をまたデ
コーダの場合はｌ／３２．３／３２．５／’３２・・・
・・・の点を各ステップとする。μ則の場合は同図（ｄ
ｌに示すように１セグメントを３３分割し、コーグの場
合はｌ／３３．３／３３・旧・・の点をまたデコーダの
場合は０／３３．２／３３゜４／３３・・・・・・の点
を各ステップとする。前記のステップ発生器ＳＴＧはこ
れらの各ステップ電圧を出力するものである。以上を一
括して表１に示すと次の如くなる。
表 １
コーグ
デコーダ
ところでか−るコーグ、デコーダのステップ発生器ＳＴ
Ｇは従来はＡ則用、μ則用と各々専用に作られ、共用さ
れることはなかった。しかしステップ発生器も現在はＬ
ＳＩ化されているが、集積回路は量産してコストダウン
が可能であるからなるべく汎用品として共通に製作し、
生産規模を上げるのが好ましい。
Ｇは従来はＡ則用、μ則用と各々専用に作られ、共用さ
れることはなかった。しかしステップ発生器も現在はＬ
ＳＩ化されているが、集積回路は量産してコストダウン
が可能であるからなるべく汎用品として共通に製作し、
生産規模を上げるのが好ましい。
Ａ １１１１ 、μ則両用ステップ発生器は１セグメン
トの分割数は上記表から明らかなように最大３３である
から３３個の抵抗を用い、これらを直列にして基準電圧
を加えればその各直列接続点からμ則の各ステップ電圧
が得られ、抵抗１個を除去して３２個とすればその各直
列接続点からＡ則の各ステップ電圧が得られる。しかし
これでは３３個の抵抗を用いて１６１１１ｉ１のステッ
プ電圧を得ているに過ぎず、抵抗数が多いから面積を多
く必要とし、ばら１きがあるので各抵抗値の相対精度を
上げにく＼、歩留りを高めにくいという問題がある。
トの分割数は上記表から明らかなように最大３３である
から３３個の抵抗を用い、これらを直列にして基準電圧
を加えればその各直列接続点からμ則の各ステップ電圧
が得られ、抵抗１個を除去して３２個とすればその各直
列接続点からＡ則の各ステップ電圧が得られる。しかし
これでは３３個の抵抗を用いて１６１１１ｉ１のステッ
プ電圧を得ているに過ぎず、抵抗数が多いから面積を多
く必要とし、ばら１きがあるので各抵抗値の相対精度を
上げにく＼、歩留りを高めにくいという問題がある。
そこで本発明はタップ数の１６個程度の可及的に少ない
抵抗でステップ発生器を構成し、上記欠点を除去しよう
とするものであり、その特徴とする所は、セグメントの
端点電位を発生するセグメント発生器と該セグメントの
両端点間の分割電位を発生ずるステップ発生器からなる
圧伸デコーダの該ステップ発生器において、電源端子と
アース端子との間に、同じ抵抗値の電源側付加抵抗とｎ
個（ｎは自然数）の抵抗を直列に接続してなる直列抵抗
群と、前記電源側付加抵抗と同し抵抗値のアース側付加
抵抗とを直列に接続し、前記電源側付加抵抗に該電源側
（す加抵抗と同し抵抗値の別の電源側付加抵抗を第１の
モード切替スイッチを介して並列に接続し、前記アース
側イ１加抵抗に該アース側（；Ｊ加抵抗と同じ抵抗値の
別のアース側（＝Ｊ加低抵抗第２のモード切替スイッチ
を介して並列に接続し、前記直列抵抗群の各直列接続点
及びアースと共通出力端子との間に、ディジタル信号に
よってオンオフされる（ｎ ＋ ２）個の出カスイッチ
群を設け、μ則指定信号により、前記第１のモード切替
スイッチを通雷ばオン、ピットスティール時はオフ、前
記第２のモード切替スイッチを通電はオフ、ピットステ
ィール時はオンにし、またＡ則指定信号により、前記第
１のモード切替スイッチをオン、前記第２のモード切替
スイッチをオンにするようにしてなる点にある。次に実
施例を参照しながらこれを詳細に説明する。
抵抗でステップ発生器を構成し、上記欠点を除去しよう
とするものであり、その特徴とする所は、セグメントの
端点電位を発生するセグメント発生器と該セグメントの
両端点間の分割電位を発生ずるステップ発生器からなる
圧伸デコーダの該ステップ発生器において、電源端子と
アース端子との間に、同じ抵抗値の電源側付加抵抗とｎ
個（ｎは自然数）の抵抗を直列に接続してなる直列抵抗
群と、前記電源側付加抵抗と同し抵抗値のアース側付加
抵抗とを直列に接続し、前記電源側付加抵抗に該電源側
（す加抵抗と同し抵抗値の別の電源側付加抵抗を第１の
モード切替スイッチを介して並列に接続し、前記アース
側イ１加抵抗に該アース側（；Ｊ加抵抗と同じ抵抗値の
別のアース側（＝Ｊ加低抵抗第２のモード切替スイッチ
を介して並列に接続し、前記直列抵抗群の各直列接続点
及びアースと共通出力端子との間に、ディジタル信号に
よってオンオフされる（ｎ ＋ ２）個の出カスイッチ
群を設け、μ則指定信号により、前記第１のモード切替
スイッチを通雷ばオン、ピットスティール時はオフ、前
記第２のモード切替スイッチを通電はオフ、ピットステ
ィール時はオンにし、またＡ則指定信号により、前記第
１のモード切替スイッチをオン、前記第２のモード切替
スイッチをオンにするようにしてなる点にある。次に実
施例を参照しながらこれを詳細に説明する。
第７図はＡ／μコンパチブル ステップ発生器のコーグ
用の接続を示し、第８図は本発明の実施例を示し、同発
生器のデコーダ用の接続を示す。
用の接続を示し、第８図は本発明の実施例を示し、同発
生器のデコーダ用の接続を示す。
第７図のコーグ用の場合もまた第８図のデコーダ用の場
合も同し抵抗値Ｒの抵抗（やはりＲ又はＲ＋。
合も同し抵抗値Ｒの抵抗（やはりＲ又はＲ＋。
Ｒ２・・・・・・Ｒｎで示す）を本実施例では１５本直
列に接続し、その両端に、コーグの場合はやはり抵抗値
Ｒの抵抗１０および１２と１４を直列接続し、デコーダ
の場合は抵抗値Ｒの抵抗１０と１６および１２と１４を
直列接続する。従ってコーダ、デコーダ両用にするには
抵抗としては第８図の構成をとっておけばよい。１５本
の直列抵抗Ｒの各直列接点と出力端子２０との間には出
力スイッチＳＷｌ、ＳＷ２・・・・・・ＳＷ、６を接続
する。またこの直列抵抗群の両端の付加抵抗には、コー
グの場合抵抗１０を短絡するモード切換スイッチＳ２０
と抵抗１２を切離するモード切換スイッチＳ２２を、ま
たデコーダの場合抵抗１６を切離するモード切換スイッ
チ３２４と上記スイッチＳ２２と、出力端２０をアース
するスイッチＳ Ｗ ａを設ける。そしてコーダ、デコ
ーダとも両端付加抵抗の一方は切換スイッチＳ２６を介
して、正、負基準電圧源±Ｖ ｒｅｆへ接続し、他端ば
アースする。コーグ。
列に接続し、その両端に、コーグの場合はやはり抵抗値
Ｒの抵抗１０および１２と１４を直列接続し、デコーダ
の場合は抵抗値Ｒの抵抗１０と１６および１２と１４を
直列接続する。従ってコーダ、デコーダ両用にするには
抵抗としては第８図の構成をとっておけばよい。１５本
の直列抵抗Ｒの各直列接点と出力端子２０との間には出
力スイッチＳＷｌ、ＳＷ２・・・・・・ＳＷ、６を接続
する。またこの直列抵抗群の両端の付加抵抗には、コー
グの場合抵抗１０を短絡するモード切換スイッチＳ２０
と抵抗１２を切離するモード切換スイッチＳ２２を、ま
たデコーダの場合抵抗１６を切離するモード切換スイッ
チ３２４と上記スイッチＳ２２と、出力端２０をアース
するスイッチＳ Ｗ ａを設ける。そしてコーダ、デコ
ーダとも両端付加抵抗の一方は切換スイッチＳ２６を介
して、正、負基準電圧源±Ｖ ｒｅｆへ接続し、他端ば
アースする。コーグ。
デコーダ両用の場合スイッチについてはこれらのスイッ
チＳ２０．３２２．３２４．３２６ 、ＳＷ。
チＳ２０．３２２．３２４．３２６ 、ＳＷ。
をすべて設けておけばよい。
このようなステップ発生器によれば、スイッチを次表２
に示すように操作することにより前記表１に示したすべ
てのステップ電圧を発生すること表 ２ コーグ μ則 Ｓ２２オン Ｓ２０オフＡ則 Ｓ２２オ
フ ３２０オン デターダ μ則 Ｓ２２オフ ３２４オンμ則 ３２２
オン ３２４オフ （ｂｉｔ ５ｔｅａｌ） Ａ則 Ｓ２２オン ３２４オン 即ち、μ則コーダの場合に、スイッチ３２２を閉しると
抵抗１２と１４が並列になるからその合成抵抗はＲ／２
となり、これが１５個直列接続抵抗群ＲＧのアース側付
加抵抗となり、またスイッチ５２０を開くと抵抗値Ｒの
抵抗１０が抵抗群ＲＧの電源側イ」加抵抗となり、スイ
ッチＳＷ１．ＳＷ２゜Ｓ Ｗ ３・・・・・・で取出さ
れる電圧はＶｒｅｆ・／ （＋１６Ｒ） ＝Ｖｒｅｉ
−２２３３ Ｖｒｅｉ （−＋Ｒ） ／ （＋１６Ｒ） ＝νｒｅｆ
・−２２３３ Ｖｒｅｆ・（＋２Ｒ） ／ （＋１６Ｒ） −Ｖｒｅｆ
・−２２３３ となり、これらは表１のμ則コーダのステップ電圧に他
ならない。Ａ則コーダの場合はスイッチＳ２２を開くか
ら抵抗１２が切離されて抵抗群ＲＧのアース側付加抵抗
は抵抗値Ｒの抵抗１４となり、またスイッチＳ２０がオ
ンとなって抵抗１０が短絡されるから抵抗群ＲＧの電源
側は（す加抵抗は零となる。この場合スイッチＳＷＩ、
ＳＷ２゜ＳＷ３・・・・・・で取出される電圧はとなり
、これらは表１のＡ則コーダのステップ電圧に他ならな
い。説明は省略するが、デコーダの場合も同様である。
に示すように操作することにより前記表１に示したすべ
てのステップ電圧を発生すること表 ２ コーグ μ則 Ｓ２２オン Ｓ２０オフＡ則 Ｓ２２オ
フ ３２０オン デターダ μ則 Ｓ２２オフ ３２４オンμ則 ３２２
オン ３２４オフ （ｂｉｔ ５ｔｅａｌ） Ａ則 Ｓ２２オン ３２４オン 即ち、μ則コーダの場合に、スイッチ３２２を閉しると
抵抗１２と１４が並列になるからその合成抵抗はＲ／２
となり、これが１５個直列接続抵抗群ＲＧのアース側付
加抵抗となり、またスイッチ５２０を開くと抵抗値Ｒの
抵抗１０が抵抗群ＲＧの電源側イ」加抵抗となり、スイ
ッチＳＷ１．ＳＷ２゜Ｓ Ｗ ３・・・・・・で取出さ
れる電圧はＶｒｅｆ・／ （＋１６Ｒ） ＝Ｖｒｅｉ
−２２３３ Ｖｒｅｉ （−＋Ｒ） ／ （＋１６Ｒ） ＝νｒｅｆ
・−２２３３ Ｖｒｅｆ・（＋２Ｒ） ／ （＋１６Ｒ） −Ｖｒｅｆ
・−２２３３ となり、これらは表１のμ則コーダのステップ電圧に他
ならない。Ａ則コーダの場合はスイッチＳ２２を開くか
ら抵抗１２が切離されて抵抗群ＲＧのアース側付加抵抗
は抵抗値Ｒの抵抗１４となり、またスイッチＳ２０がオ
ンとなって抵抗１０が短絡されるから抵抗群ＲＧの電源
側は（す加抵抗は零となる。この場合スイッチＳＷＩ、
ＳＷ２゜ＳＷ３・・・・・・で取出される電圧はとなり
、これらは表１のＡ則コーダのステップ電圧に他ならな
い。説明は省略するが、デコーダの場合も同様である。
スイッチＳＷｏ、ＳＷ＋。
ＳＷ２・・・・・・５ｗ１６は前述のデジタル信号ＤＳ
２の下位ビットでオンオフし、スイッチＳ２０ 。
２の下位ビットでオンオフし、スイッチＳ２０ 。
Ｓ２２．Ｓ２４はＡ、μ則およびコーグ、デコーダ指定
信号でオンオフする。スイッチ３２６はステップ発生器
が発生すべきステップ電圧が正か負かに応して正電ｆＢ
＋ Ｖｒｅｆ、貫電、源−Ｖｒｅｆに切換わる。この
切換えはデジタル信号ＤＳ２に付加される極性指定ビッ
トで行なわれる。
信号でオンオフする。スイッチ３２６はステップ発生器
が発生すべきステップ電圧が正か負かに応して正電ｆＢ
＋ Ｖｒｅｆ、貫電、源−Ｖｒｅｆに切換わる。この
切換えはデジタル信号ＤＳ２に付加される極性指定ビッ
トで行なわれる。
以上詳細に説明したように本発明によれば抵抗群および
スイッチ群からなるステップ発生器を汎用ＬＳＩとして
量産しておき、コーグ、デコーダ、Ａ則、μ則を指定す
る外部信号によりスイッチをオンオフして各々に対応し
たステップ発生器とすることができるので量産、従って
コストダウンが可能であり、また使用抵抗数はステップ
数プラス付加抵抗４個の可及的少数であるので小型化、
高精度化等の点で極めて有利である。
スイッチ群からなるステップ発生器を汎用ＬＳＩとして
量産しておき、コーグ、デコーダ、Ａ則、μ則を指定す
る外部信号によりスイッチをオンオフして各々に対応し
たステップ発生器とすることができるので量産、従って
コストダウンが可能であり、また使用抵抗数はステップ
数プラス付加抵抗４個の可及的少数であるので小型化、
高精度化等の点で極めて有利である。
第１図はＰＣＭ圧伸デコーダの構成説明図、第２図はそ
のハードウェアの概要を示す回路図、第３図は圧伸状態
等の説明用グラフ、第４図はｐｃＭ圧伸コーコー構成概
要を説明するブロック図、第５図はコーグの動作説明用
グラフ、第６図＋ａ）〜（ｄｌはセグメントおよびステ
ップの説明図、第７図はコーグ用の接続を示す回路図、
そして第８図ば本発明の実施例を示す回路図である。 図面でＳＧＧはセグメント発生器、ＳＴＧはステップ発
生器、ＤＥＣはデコーダ、ＣＯＤはコーグ、ＲＧは直列
抵抗群、１０，１６，１２．１４は付加抵抗、Ｓ２０
、 Ｓ２２ 、 、Ｓ２４はモード切換スイッチ、ＳＷ
ｎ、ＳＷ＋・・・・・・は出カスイッチである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第２図 第３図 ＳＧＧ ＳＴＣ，”” 入力
のハードウェアの概要を示す回路図、第３図は圧伸状態
等の説明用グラフ、第４図はｐｃＭ圧伸コーコー構成概
要を説明するブロック図、第５図はコーグの動作説明用
グラフ、第６図＋ａ）〜（ｄｌはセグメントおよびステ
ップの説明図、第７図はコーグ用の接続を示す回路図、
そして第８図ば本発明の実施例を示す回路図である。 図面でＳＧＧはセグメント発生器、ＳＴＧはステップ発
生器、ＤＥＣはデコーダ、ＣＯＤはコーグ、ＲＧは直列
抵抗群、１０，１６，１２．１４は付加抵抗、Ｓ２０
、 Ｓ２２ 、 、Ｓ２４はモード切換スイッチ、ＳＷ
ｎ、ＳＷ＋・・・・・・は出カスイッチである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第２図 第３図 ＳＧＧ ＳＴＣ，”” 入力
Claims (1)
- セグメントの端点電位を発生するセグメント発生器と該
セグメントの両端点間の分割電位を発生するステップ発
生器からなる圧伸デコーダの該ステップ発生器において
、電源端子とアース端子との間に、同し抵抗値の電源側
付加抵抗（１０）とｎ個（ｎは自然数）の抵抗を直列に
接続してなる直列抵抗群（Ｒ＋〜Ｒｎ）と、前記電源側
付加抵抗と同じ抵抗値のアース側付加抵抗（１４）とを
直列に接続し、前記電源側付加抵抗に該電源側付加抵抗
と同じ抵抗値の別の電源側付加抵抗（１６）を第１のモ
ード切替スイッチ（Ｓ２４）を介して並列に接続し、前
記アース側イχＪ加抵抗に該アース側付加抵抗と同じ抵
抗値の別のアース側付力吋氏抗（１２）を第２のモード
切替スイッチ（Ｓ２２）を介して並列に接続し、前記直
列抵抗群の各直列接続点及びアースと共通出力端子との
間に、ディジタル信号によってオンオフされる（ｎ＋２
）個の出力スイッチ群（ＳＷｏ”ＳＷ １６ ）を設け
、μ則指定信号により、前記第１のモード切替スイッチ
を通常はオン、ピットスティール時はオフ、前記第２の
モード切替スイッチを通常はオフ、ピットスティール時
はオンにし、またＡ則指定信号により、前記第１のモー
ド切替スイッチをオン、前記第２のモード切替スイッチ
をオンにすることを特徴とするステップ発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6025685A JPS60216630A (ja) | 1985-03-25 | 1985-03-25 | ステツプ発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6025685A JPS60216630A (ja) | 1985-03-25 | 1985-03-25 | ステツプ発生器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3796379A Division JPS6059774B2 (ja) | 1979-03-30 | 1979-03-30 | ステップ発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60216630A true JPS60216630A (ja) | 1985-10-30 |
| JPS613135B2 JPS613135B2 (ja) | 1986-01-30 |
Family
ID=13136905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6025685A Granted JPS60216630A (ja) | 1985-03-25 | 1985-03-25 | ステツプ発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60216630A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62249529A (ja) * | 1986-04-22 | 1987-10-30 | Nec Corp | 基準電圧発生回路 |
| FR2642587A1 (fr) * | 1989-01-31 | 1990-08-03 | Jaeger | Perfectionnements aux dispositifs assurant une mise en forme de signaux analogiques frequentiels |
| FR2642586A1 (fr) * | 1989-01-31 | 1990-08-03 | Jaeger | Dispositif de mise en forme de signaux analogiques frequentiels, presentant des impulsions utiles de polarite positive ou negative |
| FR2642585A1 (fr) * | 1989-01-31 | 1990-08-03 | Jaeger | Dispositif de mise en forme de signaux analogiques frequentiels |
| FR2642588A1 (fr) * | 1989-01-31 | 1990-08-03 | Jaeger | Dispositif de mise en forme de signaux analogiques frequentiels, a dynamique elevee |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124937U (ja) * | 1990-03-30 | 1991-12-18 |
-
1985
- 1985-03-25 JP JP6025685A patent/JPS60216630A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62249529A (ja) * | 1986-04-22 | 1987-10-30 | Nec Corp | 基準電圧発生回路 |
| FR2642587A1 (fr) * | 1989-01-31 | 1990-08-03 | Jaeger | Perfectionnements aux dispositifs assurant une mise en forme de signaux analogiques frequentiels |
| FR2642586A1 (fr) * | 1989-01-31 | 1990-08-03 | Jaeger | Dispositif de mise en forme de signaux analogiques frequentiels, presentant des impulsions utiles de polarite positive ou negative |
| FR2642585A1 (fr) * | 1989-01-31 | 1990-08-03 | Jaeger | Dispositif de mise en forme de signaux analogiques frequentiels |
| FR2642588A1 (fr) * | 1989-01-31 | 1990-08-03 | Jaeger | Dispositif de mise en forme de signaux analogiques frequentiels, a dynamique elevee |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS613135B2 (ja) | 1986-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4988900A (en) | Analog signal waveform generator | |
| JP3115296B2 (ja) | 自己較正ａ―ｄおよびｄ―ａ変換器 | |
| US4638303A (en) | Digital-analog converter | |
| US6268817B1 (en) | Digital-to-analog converter | |
| US5696508A (en) | Comparator-offset compensating converter | |
| US5619203A (en) | Current source driven converter | |
| US5162801A (en) | Low noise switched capacitor digital-to-analog converter | |
| EP0302553B1 (en) | Electric circuit for use in an A/D converter | |
| US4873525A (en) | Compact R segment D/A converter | |
| EP0289081A1 (en) | Digital-to-analog converter | |
| JPH0262969B2 (ja) | ||
| JPS60216630A (ja) | ステツプ発生器 | |
| JPH04152715A (ja) | ディジタル・アナログ変換器 | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| JPS6059774B2 (ja) | ステップ発生器 | |
| US5160930A (en) | Reference voltage generating circuit, and A/D and D/A converters using the same | |
| US6590514B2 (en) | D/A converter circuit | |
| US5276446A (en) | Analog-to-digital converter with error signal compensation and method for its operation | |
| EP0421653A2 (en) | Technique for compensating switched capacitor circuits having gain-setting resistors | |
| EP0247065A1 (en) | FULLY CAPACITIVE 12 BIT MONOTONE ANALOG / DIGITAL CONVERTER NOT ADJUSTED. | |
| JPS628051B2 (ja) | ||
| EP0554265B1 (en) | Two-step analog-to-digital converter | |
| JPH11340830A (ja) | 逐次比較型ａ／ｄコンバータ回路 | |
| JPS6017259B2 (ja) | セグメント発生器 |