JPS6059774B2 - ステップ発生器 - Google Patents
ステップ発生器Info
- Publication number
- JPS6059774B2 JPS6059774B2 JP3796379A JP3796379A JPS6059774B2 JP S6059774 B2 JPS6059774 B2 JP S6059774B2 JP 3796379 A JP3796379 A JP 3796379A JP 3796379 A JP3796379 A JP 3796379A JP S6059774 B2 JPS6059774 B2 JP S6059774B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- segment
- turned
- changeover switch
- law
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、ＰＣＭで用いられる圧伸コータ、デコーダ
のステップ発生器に関する。
のステップ発生器に関する。
ＰＣＭ伝送てはアナログ信号をコード化して伝 送し
、受信側ではこれをコードして元のアナログ信号にする
。
、受信側ではこれをコードして元のアナログ信号にする
。
これに用いられるデコーダは通常第１図に示すように、
セグメント発生器ＳＧＧとステップ発生器ＳＴＧからな
り、前者は第３図に示すセグメント５ｉ（ｉ＝１、２・
・・・・・８）の始点Ｐ、を示すアナログ電圧Ａを発生
し、後者は該セグメントの始、終端Ｐ、、Ｐ２間を分割
した電圧Ｂを発生する。ＰＣＭではコード化に当り小振
幅部分の忠実度を上げるため該部分を拡大しているので
、符号化入力信号対復合出力信号の間には第３図に示す
如き飽和特性（８セグメント折れ線特性）がある。８ビ
ット入力信号ＤＳが入ると制御回路ＣＮＴは、その上位
複数ビットをセグメント発生器ＳＧＧに与えて該複数ヒ
ットにより定められる順位のセグメントＳｉの始端電位
Ａを発生させ、またその下位複数ビットをセグメント発
生器ＳＴＧに与えて該複数ビットにより定められる分割
電位Ｂを発生させる。
セグメント発生器ＳＧＧとステップ発生器ＳＴＧからな
り、前者は第３図に示すセグメント５ｉ（ｉ＝１、２・
・・・・・８）の始点Ｐ、を示すアナログ電圧Ａを発生
し、後者は該セグメントの始、終端Ｐ、、Ｐ２間を分割
した電圧Ｂを発生する。ＰＣＭではコード化に当り小振
幅部分の忠実度を上げるため該部分を拡大しているので
、符号化入力信号対復合出力信号の間には第３図に示す
如き飽和特性（８セグメント折れ線特性）がある。８ビ
ット入力信号ＤＳが入ると制御回路ＣＮＴは、その上位
複数ビットをセグメント発生器ＳＧＧに与えて該複数ヒ
ットにより定められる順位のセグメントＳｉの始端電位
Ａを発生させ、またその下位複数ビットをセグメント発
生器ＳＴＧに与えて該複数ビットにより定められる分割
電位Ｂを発生させる。
これらは加算されてその和が出力アナログ信号ＡＳ２と
なる。１ 具体的には第２図に示すようにセグメント発
生器ＳＧＧは可変コンデンサＣ、〜Ｃ。
なる。１ 具体的には第２図に示すようにセグメント発
生器ＳＧＧは可変コンデンサＣ、〜Ｃ。
からなり、ステップ発生 ＴＧは可変抵初只、、Ｒ。か
らなる。またコンデンサＣ１〜Ｃ３は各々複数個のコン
デンサと、ディジタル入力信号ＤＳにより開閉されてそ
・れを挿脱するスイッチとからなる。ディジタル信号Ｄ
Ｓ２によりスイッチが開閉されてコンデンサＣｌ，Ｃ２
の値が変ると、これらによる基準電圧■Ｒｅｆの分割電
位が変り、こうして上記電圧Ａが出力される。可変抵抗
Ｒｌ，Ｒ２は多数の直列抵抗と、それらの直列接続点と
出力端との間に配設されデジタル入力信号によりオンオ
フされるスイッチ群からなり、入力信号ＤＳ２により該
スイッチをオンオフして基準電圧Ｖｒｅｆの分割電圧Ｂ
″を出力する。この電圧Ｂ″はセグメント順位置（１＝
１，２・・・・・８）には無関係な、信号ＤＳ２の下位
ビットにより定まる電圧であるが、第３図に示されるよ
うに各セグメントの傾斜は異なり、従つて所要ステップ
電圧はセグメント順位に応じて変るべきである。この修
正はコンデンサＣ３が行なう。このコンデンサＣ３の挿
脱用スイッチ群−も入力信号ＤＳ２の上位ビットにより
オンオフされ、該コンデンサの容量を変えて電圧Ａに加
算される上記電圧Ｂ″をＢに修正する。ＰＣＭ伝送に用
いられるコータは第４図に示すようにコンパレータＣＯ
ＭＰと逐次比較レジスＳＣＲと、局部デコーダＤＥＣか
らなる。
らなる。またコンデンサＣ１〜Ｃ３は各々複数個のコン
デンサと、ディジタル入力信号ＤＳにより開閉されてそ
・れを挿脱するスイッチとからなる。ディジタル信号Ｄ
Ｓ２によりスイッチが開閉されてコンデンサＣｌ，Ｃ２
の値が変ると、これらによる基準電圧■Ｒｅｆの分割電
位が変り、こうして上記電圧Ａが出力される。可変抵抗
Ｒｌ，Ｒ２は多数の直列抵抗と、それらの直列接続点と
出力端との間に配設されデジタル入力信号によりオンオ
フされるスイッチ群からなり、入力信号ＤＳ２により該
スイッチをオンオフして基準電圧Ｖｒｅｆの分割電圧Ｂ
″を出力する。この電圧Ｂ″はセグメント順位置（１＝
１，２・・・・・８）には無関係な、信号ＤＳ２の下位
ビットにより定まる電圧であるが、第３図に示されるよ
うに各セグメントの傾斜は異なり、従つて所要ステップ
電圧はセグメント順位に応じて変るべきである。この修
正はコンデンサＣ３が行なう。このコンデンサＣ３の挿
脱用スイッチ群−も入力信号ＤＳ２の上位ビットにより
オンオフされ、該コンデンサの容量を変えて電圧Ａに加
算される上記電圧Ｂ″をＢに修正する。ＰＣＭ伝送に用
いられるコータは第４図に示すようにコンパレータＣＯ
ＭＰと逐次比較レジスＳＣＲと、局部デコーダＤＥＣか
らなる。
この局部デコーダＤＥＣは上述のデコーダと同じ構造で
ある。第５図に示す如き値の入力信号ＡＳｌがコンパレ
ータＣＯＭＰに入力すると、デコーダＤＥＣは最初０ｖ
を出力しているので該コンパレータはＨレベル出力を生
じ、レジスタＳＣＲはこれを受けてフルスケールＦの１
１２の電圧を指令する８ビットデジタル信号ＤＳｌをデ
コーダＤＥＣへ出力する。従つてデコーダＤＥＣは０．
５Ｆ′の電圧をコンパレータＣＯＭＰへ出力し、０．５
Ｆ＞ＡＳｌてあるからコンパレータの出力はＬレベルに
なる。これを受けてレジ水＊スタＳＣＲは０．５Ｆ′の
１１２の電圧を指令するデジタル信号ＤＳｌを出力し、
デコーダＤＥＣの出力は０．２５Ｆとなる。これはＡＳ
ｌより低いのでコンパレータ出力はＨレベルとなり、こ
れを受けてレジスタは０．２５Ｆ′＋０．２５Ｆ′／２
の電圧を指令する出力を生じる。以下同様であり、こう
してデコーダ出力は入力アナログ電圧ＡＳｌに限りなく
接近し、そしてその間の各比較結果のＨ，Ｌ（１．０）
はアナログ信号ＡＳｌのデジタルコードを示しているか
ら、これが入力信号のコード化出力となる。信号の圧伸
にはＡ則（ＡＬｌｗ）とμ則（μＬｉｗ）がある。
ある。第５図に示す如き値の入力信号ＡＳｌがコンパレ
ータＣＯＭＰに入力すると、デコーダＤＥＣは最初０ｖ
を出力しているので該コンパレータはＨレベル出力を生
じ、レジスタＳＣＲはこれを受けてフルスケールＦの１
１２の電圧を指令する８ビットデジタル信号ＤＳｌをデ
コーダＤＥＣへ出力する。従つてデコーダＤＥＣは０．
５Ｆ′の電圧をコンパレータＣＯＭＰへ出力し、０．５
Ｆ＞ＡＳｌてあるからコンパレータの出力はＬレベルに
なる。これを受けてレジ水＊スタＳＣＲは０．５Ｆ′の
１１２の電圧を指令するデジタル信号ＤＳｌを出力し、
デコーダＤＥＣの出力は０．２５Ｆとなる。これはＡＳ
ｌより低いのでコンパレータ出力はＨレベルとなり、こ
れを受けてレジスタは０．２５Ｆ′＋０．２５Ｆ′／２
の電圧を指令する出力を生じる。以下同様であり、こう
してデコーダ出力は入力アナログ電圧ＡＳｌに限りなく
接近し、そしてその間の各比較結果のＨ，Ｌ（１．０）
はアナログ信号ＡＳｌのデジタルコードを示しているか
ら、これが入力信号のコード化出力となる。信号の圧伸
にはＡ則（ＡＬｌｗ）とμ則（μＬｉｗ）がある。
これらも勿論周知のことであるが、簡単に説明するとＡ
則では第６図ａに示すようにフルスケールＦを１１２，
１１４，１ノ８・・・・・・にしてセグメントＳ８，Ｓ
７，Ｓ６・・・・・・Ｓ１とする。またμ則では最小セ
グメントＳ１の２倍をセグメントＳ２、その２倍をセグ
メントＳ３、以下同様にしてセグメントＳ８を作り、Ｓ
１＋Ｓ２＋・・・・・・Ｓ８がフルスケールＦとなる。
またその１セグメントの分割方法も、Ａ則とμ則では異
なる。即ちＡ則では同図ｃに示すように全体を３２分割
し、コータの場合は２１３２，４１３２，６１３２・・
・・・・の点をまたデコーダの場合は１１３２，３１３
２，５１３２・・・・・・の点を各ステップとする。μ
則の場合は同図ｄに示すように１セグメントを３紛割し
、コータの場合は１１３３，３１３＆ ・・・・の点を
またデコーダの場合は０１３３，２１３３，４１３３・
・・・・・の点を各ステップとする。前記のステップ発
生器ＳＴＧはこれらの各ステップ電圧を出力するもので
ある。以上を一括して表１に示すと次の如くなる。とこ
ろでか）るコータ、デコーダのステップ発生器ＳＴＧは
従来はＡ則用μ則用と各々専用に作られ、共用されるこ
とはなかつた。しかしステップ発生器も現在はＬＳＩ化
されているが、集積回路は量産してコストダウンが可能
であるからなるべく汎用品として共通に製作し、生産規
模を上げるのが好ましい。Ａ則，μ則両用ステップ発生
器は１セグメントの分割数は上記表から明らかなように
最大３３であるから３３個の抵抗を用い、これらを直列
にして基準電圧を加えれはその各直列接続点からμ則の
各ステップ電圧が得られ、抵抗１個を除去して３２個と
すればその各直列接続点からＡ則の各ステップ電圧か得
られる。
則では第６図ａに示すようにフルスケールＦを１１２，
１１４，１ノ８・・・・・・にしてセグメントＳ８，Ｓ
７，Ｓ６・・・・・・Ｓ１とする。またμ則では最小セ
グメントＳ１の２倍をセグメントＳ２、その２倍をセグ
メントＳ３、以下同様にしてセグメントＳ８を作り、Ｓ
１＋Ｓ２＋・・・・・・Ｓ８がフルスケールＦとなる。
またその１セグメントの分割方法も、Ａ則とμ則では異
なる。即ちＡ則では同図ｃに示すように全体を３２分割
し、コータの場合は２１３２，４１３２，６１３２・・
・・・・の点をまたデコーダの場合は１１３２，３１３
２，５１３２・・・・・・の点を各ステップとする。μ
則の場合は同図ｄに示すように１セグメントを３紛割し
、コータの場合は１１３３，３１３＆ ・・・・の点を
またデコーダの場合は０１３３，２１３３，４１３３・
・・・・・の点を各ステップとする。前記のステップ発
生器ＳＴＧはこれらの各ステップ電圧を出力するもので
ある。以上を一括して表１に示すと次の如くなる。とこ
ろでか）るコータ、デコーダのステップ発生器ＳＴＧは
従来はＡ則用μ則用と各々専用に作られ、共用されるこ
とはなかつた。しかしステップ発生器も現在はＬＳＩ化
されているが、集積回路は量産してコストダウンが可能
であるからなるべく汎用品として共通に製作し、生産規
模を上げるのが好ましい。Ａ則，μ則両用ステップ発生
器は１セグメントの分割数は上記表から明らかなように
最大３３であるから３３個の抵抗を用い、これらを直列
にして基準電圧を加えれはその各直列接続点からμ則の
各ステップ電圧が得られ、抵抗１個を除去して３２個と
すればその各直列接続点からＡ則の各ステップ電圧か得
られる。
しかしこれでは３鍮の抵抗を用いて１帽のステップ電圧
を得ているに過ぎず、抵抗数が多いから面積を多く必要
とし、ばらつきがあるので各抵抗値の相対精度を上げに
く）、歩留りを高めにくいという問題がある。そこて本
発明はタップ数の托個程度の可及的に少ない抵抗でステ
ップ発生器を構成し、上記欠点を除去しようとするもの
てあり、その特徴とする所はセグメントの端点電位を発
生するセグメント発生器と該セグメントの両端点間の分
割電位を発生するステップ発生器からなる圧伸コータの
該ステップ発生器において、電源端子とアース端子との
間に、同に抵抗値の電源側付加抵抗とｎ個（ｎ自然数）
の抵抗を直列に接続して直列抵抗群と、前記電源側付加
抵抗と同じ抵抗値のアース側付加抵抗とを直列に接続し
、前記電源側付加抵抗に第１のモード切替スイッチを並
列に接続し、前記アース側付加抵抗に該アース側付加抵
抗と同じ抵抗値の別のアース側付加抵抗を第２のモード
切替スイッチを介して並列に接続し、前記直列抵抗群の
各直列接続点と共通出力端子との間に、デジタル信号に
よつてオンオフされる（ｎ＋１）個の出力スイッチ群を
設け、μ則指定信号により、前記第１のモード切替スイ
ッチをオフ、前記第２のモード切替スイッチをオンにし
、Ａ則指定信号により、前記第１のモード切替スイッチ
をオン、前記第２のモード切替スイッチをオフにするよ
うにした点にある。
を得ているに過ぎず、抵抗数が多いから面積を多く必要
とし、ばらつきがあるので各抵抗値の相対精度を上げに
く）、歩留りを高めにくいという問題がある。そこて本
発明はタップ数の托個程度の可及的に少ない抵抗でステ
ップ発生器を構成し、上記欠点を除去しようとするもの
てあり、その特徴とする所はセグメントの端点電位を発
生するセグメント発生器と該セグメントの両端点間の分
割電位を発生するステップ発生器からなる圧伸コータの
該ステップ発生器において、電源端子とアース端子との
間に、同に抵抗値の電源側付加抵抗とｎ個（ｎ自然数）
の抵抗を直列に接続して直列抵抗群と、前記電源側付加
抵抗と同じ抵抗値のアース側付加抵抗とを直列に接続し
、前記電源側付加抵抗に第１のモード切替スイッチを並
列に接続し、前記アース側付加抵抗に該アース側付加抵
抗と同じ抵抗値の別のアース側付加抵抗を第２のモード
切替スイッチを介して並列に接続し、前記直列抵抗群の
各直列接続点と共通出力端子との間に、デジタル信号に
よつてオンオフされる（ｎ＋１）個の出力スイッチ群を
設け、μ則指定信号により、前記第１のモード切替スイ
ッチをオフ、前記第２のモード切替スイッチをオンにし
、Ａ則指定信号により、前記第１のモード切替スイッチ
をオン、前記第２のモード切替スイッチをオフにするよ
うにした点にある。
次に実施例を参照しながらこれを詳細に説明する。第７
図は本発明に係るＡ／μコンパチブルステツプ発生器の
コータ用の接続を示し、第８図は同発生器のデコーダの
接続を示す。
図は本発明に係るＡ／μコンパチブルステツプ発生器の
コータ用の接続を示し、第８図は同発生器のデコーダの
接続を示す。
第７図のコータ用の場合もまた第８図のデコーダ用の場
合も同じ抵抗値Ｒの抵抗（やはりＲで又はＲｌ，Ｒ２・
・・・・・Ｒｎで示す）を本実施例では１５本直列に接
続し、その両端に、コータの場合はやはり抵抗値Ｒの抵
抗１０および１２と１４を直列接続し、デコーダの場合
は抵抗値Ｒの抵抗１０と１６および１２と１４を直列接
続する。従つてコータ、デコーダ両用にするには抵抗と
しては第８図の構成をとつておけはよい。１５本の直列
抵抗Ｒの各直列接点と出力端子２０との間には出力スイ
ッチＳＷｌ，ＳＷ２・・・ＳＷｌ６を接続する。
合も同じ抵抗値Ｒの抵抗（やはりＲで又はＲｌ，Ｒ２・
・・・・・Ｒｎで示す）を本実施例では１５本直列に接
続し、その両端に、コータの場合はやはり抵抗値Ｒの抵
抗１０および１２と１４を直列接続し、デコーダの場合
は抵抗値Ｒの抵抗１０と１６および１２と１４を直列接
続する。従つてコータ、デコーダ両用にするには抵抗と
しては第８図の構成をとつておけはよい。１５本の直列
抵抗Ｒの各直列接点と出力端子２０との間には出力スイ
ッチＳＷｌ，ＳＷ２・・・ＳＷｌ６を接続する。
またこの直列抵抗群の両端の付加抵抗には、コータの場
合抵抗１０を短絡するモード切換スイッチＳ２Ｏと抵抗
１２を切離するモード切換スイッチＳ２２を、またデコ
ーダの場合抵抗１６を切離するモード切換スイッチＳ２
４と上記スイッチＳ２。と、出力端２０をアースするス
イッチＳＷＯを設ける。そしてコータ、デコーダとも両
端付加抵抗の一方は切換スイツチジを介して、正，負基
準電圧源士Ｖｒｅｆへ接続し、他端はアースする。コー
タ、デコーダ両用の場合スイッチについてはこれらのス
イッチＳ２Ｏ９Ｓ２２９Ｓ２４９Ｓ２６９ＳＷＯをすべ
て設けておけばよい。このようなステップ発生器によれ
ば、スイッチを次表２に示すように操作することにより
前記表１に示したすべてのステップ電圧を発生すること
ができる。
合抵抗１０を短絡するモード切換スイッチＳ２Ｏと抵抗
１２を切離するモード切換スイッチＳ２２を、またデコ
ーダの場合抵抗１６を切離するモード切換スイッチＳ２
４と上記スイッチＳ２。と、出力端２０をアースするス
イッチＳＷＯを設ける。そしてコータ、デコーダとも両
端付加抵抗の一方は切換スイツチジを介して、正，負基
準電圧源士Ｖｒｅｆへ接続し、他端はアースする。コー
タ、デコーダ両用の場合スイッチについてはこれらのス
イッチＳ２Ｏ９Ｓ２２９Ｓ２４９Ｓ２６９ＳＷＯをすべ
て設けておけばよい。このようなステップ発生器によれ
ば、スイッチを次表２に示すように操作することにより
前記表１に示したすべてのステップ電圧を発生すること
ができる。
即ち、μ則コータの場合に、スイッチＳ２２を閉じると
抵抗１２と１４が並列になるからその合成抵抗Ｒ／２と
なり、これが１５個直列接続抵抗群ＲＧのアース側付加
抵抗となり、またスイッチＳ２Ｏを開くと抵抗値Ｒの抵
抗１０が抵抗群ＲＧの電源側付加抵抗となり、スイッチ
ＳＷｌ，ＳＷ２，ＳＷ３・・・・・て取出される電圧は
となり、これらは表１のμ則コータのステップ電圧に他
ならない。
抵抗１２と１４が並列になるからその合成抵抗Ｒ／２と
なり、これが１５個直列接続抵抗群ＲＧのアース側付加
抵抗となり、またスイッチＳ２Ｏを開くと抵抗値Ｒの抵
抗１０が抵抗群ＲＧの電源側付加抵抗となり、スイッチ
ＳＷｌ，ＳＷ２，ＳＷ３・・・・・て取出される電圧は
となり、これらは表１のμ則コータのステップ電圧に他
ならない。
Ａ則コータの場合はスイツチジを開くから抵抗１２が切
離されて抵抗群ＲＧのアース側付加抵抗は抵抗値Ｒの抵
抗１４となり、またスイッチＳ２Ｏがオンとなつて抵抗
１０が短絡されるから抵抗群ＲＧの電源側は付加抵抗は
零となる。この場合スイッチＳＷｌ，ＳＷ２，ＳＷ３・
・・・・・で取出される電圧はとなり、これらは表１の
Ａ則コータのステップ電圧に他ならない。
離されて抵抗群ＲＧのアース側付加抵抗は抵抗値Ｒの抵
抗１４となり、またスイッチＳ２Ｏがオンとなつて抵抗
１０が短絡されるから抵抗群ＲＧの電源側は付加抵抗は
零となる。この場合スイッチＳＷｌ，ＳＷ２，ＳＷ３・
・・・・・で取出される電圧はとなり、これらは表１の
Ａ則コータのステップ電圧に他ならない。
説明は省略するが、デコーダの場合も同様てある。スイ
ッチＳＷＯ，ＳＷｌ，ＳＷ２・・・・ＳＷ，６は前述の
デジタル信号ＤＳ２の下位ビットでオンオフし、スイッ
チＳ２Ｏ，Ｓ２２，Ｓ２４はＡ，μ則．およびコータ，
デコーダ指定信号でオンオフする。スイッチＳ２６はス
テップ発生器が発生すべきステップ電圧が正か負かに応
じて正電源十Ｖｒｅｆ、負電源−Ｖｒｅｆに切換わる。
ッチＳＷＯ，ＳＷｌ，ＳＷ２・・・・ＳＷ，６は前述の
デジタル信号ＤＳ２の下位ビットでオンオフし、スイッ
チＳ２Ｏ，Ｓ２２，Ｓ２４はＡ，μ則．およびコータ，
デコーダ指定信号でオンオフする。スイッチＳ２６はス
テップ発生器が発生すべきステップ電圧が正か負かに応
じて正電源十Ｖｒｅｆ、負電源−Ｖｒｅｆに切換わる。
この切換えはデジタル信号ＤＳ２に付加される極性指定
ビットで行なわれる。以上詳細に説明したように本発明
によれば抵抗群およびスイッチ群からなるステップ発生
器を汎用ＬＳ■として量産しておき、コータ，デコーダ
、ノＡ則，μ則を指定する外部信号によりスイッチをオ
ンオフして各々に対応したステップ発生器とすることが
できるので量産、従つてコストダウンが可能てあり、ま
た使用抵抗数はステップ数プラス付加抵抗４個の可及的
少数であるのて小型化、高精度化等の点で極めて有利て
ある。
ビットで行なわれる。以上詳細に説明したように本発明
によれば抵抗群およびスイッチ群からなるステップ発生
器を汎用ＬＳ■として量産しておき、コータ，デコーダ
、ノＡ則，μ則を指定する外部信号によりスイッチをオ
ンオフして各々に対応したステップ発生器とすることが
できるので量産、従つてコストダウンが可能てあり、ま
た使用抵抗数はステップ数プラス付加抵抗４個の可及的
少数であるのて小型化、高精度化等の点で極めて有利て
ある。
第１図はＰＣＭ圧伸デコーダの構成説明図、第２図はそ
のハードウェアの概要を示す回路図、第３図は圧伸状態
等の説明用グラフ、第４図はＰＣＭ圧伸コータの構成概
要を説明するブロック図、第５図はコータの動作説明用
グラフ、第６図ａ−ｄはセグメントおよびステップの説
明図、第７図は本発明の実施例を示す回路図、第８図は
デコーダとしての結線を示す回路図てある。 図面でＳＧＧはセグメント発生器、ＳＴＧはステップ発
生器、ＤＥＣはデコーダ、ＣＯＤはコータ、ＲＧは直列
抵抗群、１０，１６，１２，１４は付加抵抗、Ｓ？ｆ：
），Ｓ２２，Ｓ２４はモード切換スイッチ、ＳＷＯ，Ｓ
Ｗｌ・・・・・・は出力スイッチである。
のハードウェアの概要を示す回路図、第３図は圧伸状態
等の説明用グラフ、第４図はＰＣＭ圧伸コータの構成概
要を説明するブロック図、第５図はコータの動作説明用
グラフ、第６図ａ−ｄはセグメントおよびステップの説
明図、第７図は本発明の実施例を示す回路図、第８図は
デコーダとしての結線を示す回路図てある。 図面でＳＧＧはセグメント発生器、ＳＴＧはステップ発
生器、ＤＥＣはデコーダ、ＣＯＤはコータ、ＲＧは直列
抵抗群、１０，１６，１２，１４は付加抵抗、Ｓ？ｆ：
），Ｓ２２，Ｓ２４はモード切換スイッチ、ＳＷＯ，Ｓ
Ｗｌ・・・・・・は出力スイッチである。
Claims (1)
- １ セグメントの端点電位を発生するセグメント発生器
と該セグメントの両端点間の分割電位を発生するステッ
プ発生器からなる圧伸コーダの該ステップ発生器におい
て、電源端子とアース端子との間に、同じ抵抗値の電源
側付加抵抗１０とｎ個（ｎは自然数）の抵抗を直列に接
続してなる直列抵抗群（Ｒ＿１〜Ｒ＿ｎ）と、前記電源
側付加抵抗と同じ抵抗値のアース側付加抵抗１４とも直
列に接続し、前記電源側付加抵抗に第１のモード切替ス
イッチＳ＿２＿０を並列に接続し、前記アース側付加抵
抗に該アース側付加抵抗と同じ抵抗値の別のアース側付
加抵抗１２を第２のモード切替スイッチＳ＿２＿２を介
して並列に接続し、前記直列抵抗群の各直列接続点と共
通出力端子との間に、ディジタル信号によつてオンオフ
される（ｎ＋１）個の出力スイッチ群ＳＷ＿１〜ＳＷ＿
１＿６を設け、μ則指定信号により、前記第１のモード
切替スイッチをオフ、前記第２のモード切替スイッチを
オンにし、Ａ則指定信号により、前記第１のモード切替
スイッチをオン、前記第２のモード切替スイッチをオフ
にすることを特徴とするステップ発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3796379A JPS6059774B2 (ja) | 1979-03-30 | 1979-03-30 | ステップ発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3796379A JPS6059774B2 (ja) | 1979-03-30 | 1979-03-30 | ステップ発生器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6025685A Division JPS60216630A (ja) | 1985-03-25 | 1985-03-25 | ステツプ発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55130228A JPS55130228A (en) | 1980-10-08 |
| JPS6059774B2 true JPS6059774B2 (ja) | 1985-12-26 |
Family
ID=12512208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3796379A Expired JPS6059774B2 (ja) | 1979-03-30 | 1979-03-30 | ステップ発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059774B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792919A (en) * | 1980-11-29 | 1982-06-09 | Fujitsu Ltd | Code converter |
| JPH0683074B2 (ja) * | 1985-06-25 | 1994-10-19 | シャープ株式会社 | 電圧発生回路 |
| JPH0323713Y2 (ja) * | 1986-11-20 | 1991-05-23 |
-
1979
- 1979-03-30 JP JP3796379A patent/JPS6059774B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55130228A (en) | 1980-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638303A (en) | Digital-analog converter | |
| EP0302553B1 (en) | Electric circuit for use in an A/D converter | |
| US5619203A (en) | Current source driven converter | |
| US4873525A (en) | Compact R segment D/A converter | |
| US4618847A (en) | C-R type D/A converter | |
| US4872011A (en) | Plural stage switched capacitor integrating digital-to-analog converter | |
| JP2006311144A (ja) | デジタルアナログ変換器、およびそれを用いた逐次比較型アナログデジタル変換器 | |
| JPH0262969B2 (ja) | ||
| US7109904B2 (en) | High speed differential resistive voltage digital-to-analog converter | |
| JPS60216630A (ja) | ステツプ発生器 | |
| JPS6059774B2 (ja) | ステップ発生器 | |
| US5008676A (en) | Digital/analog converter | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| US5276446A (en) | Analog-to-digital converter with error signal compensation and method for its operation | |
| US5160930A (en) | Reference voltage generating circuit, and A/D and D/A converters using the same | |
| US20010002819A1 (en) | Capacitance type digital/analog converter capable of reducing total capacitance | |
| US4668936A (en) | Untrimmed 12 bit monotonic all capacitive A to D converter | |
| JPS6017259B2 (ja) | セグメント発生器 | |
| JPS628051B2 (ja) | ||
| JPH01133424A (ja) | Ｄａ変換回路 | |
| JPS60261221A (ja) | アナログ・デジタル変換器 | |
| EP0554265B1 (en) | Two-step analog-to-digital converter | |
| JP2662955B2 (ja) | デジタル・アナログ変換回路 | |
| EP0160557A3 (en) | A folding-type analog-to-digital converter | |
| JPH07131351A (ja) | アナログ／デジタル変換回路 |