NO120167B - - Google Patents

Description

Anordning for utførelse av alternativ summedannelse eller noen av et antall valgbare logiske funksjoner mellom innholdene i en posisjon hos to binære ord.

Den foreliggende oppfinnelse vedrorer en anordning for å utfore alternativt en summdannelse eller en av et antall valg-ba re logiske operasjoner mellom innholdene i en posisjon hos to binære ord.

I den aritmetiske enheten i en datamaskin kreves vanligvis at man foruten addisjon også kan utfore andre logiske operasjoner f.eks. OG-, ELLER-, og EKSKLUSIVT-ELLER-operasjoner mellom innholdene i en viss posisjon i to binære ord. Dette kan utfores på en slik måte at man foruten de kretser som utforer addisjon, har et antall med addisjonskretsene parallelt koblete kretser for utforelse -av de ovrige logiske operasjoner. Det totale antall kretser i den aritmetiske enheten vil imidler-

tid derved bli relativt stor. Det er derfor også foreslått å anvende de samme kretser som ved hjelp av styresignaler kan omkobles for å danne forskjellige logiske funksjoner inklusive addisjon.

Et formål med den foreliggende oppfinnelse er å tilveiebringe

en anordning av den nevnte type, hvilken anordning omfatter det minst mulig antall på hverandre folgende grupper av kretser slik at de samme kretser kan anvendes for addisjon og ovrige logiske operasjoner og ved hvilken den operasjon som utfores, bestemmes av inngangsbetingelsene på et antall styreinnganger hvorved disse betingelser kan gjores forskjellig for de. forskjellige bits i de binære ord som behandles, slik at forskjellige operasjoner kan utfores med forskjellige deler av ordene.

Anordningen ifolge den foreliggende oppfinnelse kjennetegnes

ved at den dels har fire operandinnganger til hvilke mates nevnte binære innhold respektive innholdenes komplement, dels fire styreinnganger hvis binære tilstand bestemmer en av maksimalt 16 valgbare logiske operasjoner samt en mentebitinngang og en addisjonsbestemmende inngang og dessuten omfatter en forste gruppe av fire NAND-kretser (dvs. OG-kretser med inverterende utganger), hvilken gruppes ene inngang utgjores av hver enkelt av nevnte styreinnganger og hvis andre inngang over en IKKE-krets er tilkoblet nevnte addisjonsbestemmende inngang samt en andre gruppe av fire NAND-kretser som hver har en inngang tilkoblet utgangen hos hver sin NAND-krets i den forste gruppe, og har to av sine innganger tilkoblet en for hver krets spesifik kombinasjon for to operandinnganger, en fra hvert ord, hvorved en fjerde inngang hos de to NAND-kretser i den andre gruppen til hvilken mates kun komplementære eller kun ikke-komplementære binære innhold, er tilkoblet nevnte addisjonsbestemmende inngang over en forste ytterligere NAND-krets som har en annen inngang tilkoblet

nevnte mentebitinngang samt en fjerde inngang hos de ovrige to NAND-kretser i den andre gruppen er tilkoblet utgangen på

en andre ytterligere NAND-krets hvis ene inngang er tilkoblet nevnte addisjonsbestemmende inngang, og hvis andre inngang er tilkoblet utgangen på nevnte ytterligere NAND-krets, og dessuten utgangen i nevnte andre gruppe NAND-kretser danner inngangen for en OG-krets hvis utgang utgjor anordningens utgang.

Oppfinnelsen skal nærmere forklares under henvisning til teg-ningene på hvilken fig. 1 viser et blokkskjema over en anordning for tilveiebringelse av addisjon og fig. 2 viser hvorledes de i anordningen ifolge fig. 1 inngående summedannelses-kretsene er utfort ifolge oppfinnelsen.

I fig. 1 betegner Pn, Pn+1 og Pn+2 kretser som'utforer summedannelse i posisjonene n, n+1 respektive n+2 hos to binære ord, og Bn, Bn+1 og Bn+2 de kretser som beregner mentebiten i respektive posisjon. Innholdet i de binære ordenes respektive posisjoner betegner Xn, Xn+1 og Xn+2 respektive Yn, Yn+1 og Yn+2, og dette mates til med tilsvarende betegnelser forsynt med innganger i fig. 1. Som det fremgår, mates dels innholdet i ordenes til kretsens svarende posisjon dels mentebiten fra foregående posisjon. Kretsene P er derved slik oppbygd at de har utgangssignal når inngangssignalet foreligger på et odde antall innganger og kretsene B avgir utgangssignal når inngangssignal foreligger på mer enn en inngang, hvorved på kjent måte tilveiebringes at de to binære ord adderes.

Fig. 2 viser hvorledes en krets tilsvarende noen av kretsene Pn, Pn+1 eller Pn+2 i fig. 1 er oppbygd ifolge oppfinnelsen. Med X og Y betegnes de innganger til hvilke innholdet i de binære ordenes til kretsen svarende posisjoner mates, og med C en inngang til hvilken mentebiten fra den foregående posisjon mates. Kretsen er dessuten forsynt med to innganger X og Y til hvilke mates komplementet til de variable X og Y.

Videre er kretsen forsynt dels med en inngang A hvis inngangs-betingelser avgjor om kretsen skal utfore summedannelse eller operere i samsvar med inngangstilstanden hos et antall innganger a, b, c og d, hvilket skal nærmere beskrives nedenfor. Kretsen består av en forste gruppe NAND-porter G1-G4 og en andre gruppe av NAND-porter, Gla, G2b, G3c og G4d hvilke sist-nevnte har sin utgang forbundet med en inngang hos tilsvarende port i den forste gruppen. Den ene inngangen hos portene Gla, G2b, G3c og G4d er derved forbundet med inngangene a, b,

c respektive d og den andre inngangen hos disse porter er forbundet med inngangen A via en IKKE-port G7. Av inngangene X, X og Y, Y er X og Y tilkoblet porten Gl, X og Y til G2,

X og Y til G3 og X og Y til G4. Den fjerde inngangen hos portene Gl og G4 er tilkoblet utgangen hos en forste ytterligere NAND-port G5 hvis ene inngang er tilkoblet til inngangen A og hvis andre inngang er tilkoblet mentebitinngangen C, og den fjerde inngangen hos portene G2 og G3 er tilkoblet utgangen hos en ytterligere NAND-port G6 hvis ene inngang er tilkoblet inngangen A og hvis andre inngang er tilkoblet portens G5 utgang.

Den ovenfor beskrevne anordningens funksjon fremgår av folgende beregninger i hvilke de variable betegner de binære tilstander på respektive innganger, og utregningene er gjort ifolge den Boolske algebraens lover og med tilpasning av de Morgans formler på kjent måte. På porten G7 fåes utgangssignalen Å hvis storrelse betegner den variable A's komplementære verdi.

På de ovrige portene fåes utgangssignaler ifolge den folgende tabell:

De fire utgangssignalene fra portene G1-G4 utgjor inngangssignalene til OG-porten G8 ved hvis utgang S herved folgende signal fåes: S=(X+Y+a.Å+C.A )(X+Y+b.Å+C.A ) (X+Y+c .Å+A.C) ( X+Y+d .Å+A.C):

Hvis cette uttrykk A settes lik 1, dvs. et binært et-tall mates

til inngangen.A, fåes ved utgangen S et signal svarende til folgende uttrykk: S=(X+Y+C)(X+Y+C)(X+Y+C)(X+Y+C)=XYC+XYC+XYC+XYC, hvilket uttrykk er uavhengig av de variable a, b, c og d og gir et ett-tall på utgangen S når antallet til inngangene X,Y

og C matede ett-tall er odde, dvs. anordningen utforer summedannelse..

Hvis derimot til inngangen A mates et null-tall, fåes folgende uttrykk for signalet ved S: S = ( X+Y+a )( X+Y+b )(X+Y-+ c )'(X+Y+d ) , hvilket uttrykk er uavhengig av C og man får forskjellige logiske operasjoner mellom de variable X og Y. Hvis man f.eks. setter a=d=0 og b=c=l fåes S=(X+Y)(X+Y)=XY+XY, hvilket til-

svarer en "eksklusiv-eller" operasjon. På tilsvarende måte fåes for de forskjellige verdier på de variable a, b, c og d logiske operasjoner mellom de variable X og Y ifolge den folgende tabell:

Tilgjengelige logiske funksjoner

Med anordningen ifolge oppfinnelsen kan man således med et

meget lite antall kretser tilveiebringe enten addisjon av to binære ord eller utfore noen av et antall logiske opera-

sjoner, hvorved operasjonene kan gjores forskjellige for de forskjellige posisjoner i de binære ordene.

Claims (1)

1. Anordning for å utfore alternativt en summedannelse eller en

   av et antall valgbare logiske operasjoner mellom innholdene

   i en posisjon hos to binære ord, karakterisert ved at den dels har fire operandinnganger (X,X,Y,Y) til hvilke mates nevnte binære innhold respektive innholdenes komplement, dels fire styreinnganger (a,b,c,d), hvis binære tilstand bestemmer en av maksimalt 16 valgbare logiske operasjoner samt en mentebitinngang (C) og en addisjonsbestemmende inngang (A) og dessuten omfatter en forste gruppe på fire NAND-kretser (Gla, G2b, G3c, G4d) , hvilken gruppes ene inngang utgjores av hver enkelt av nevnte styreinn-

   ganger og hvis andre inngang over en IKKE-krets (G7) er tilkoblet nevnte addisjonsbestemmende inngang (A) samt en andre gruppe på fire NAND-kretser (Gl, G2, G3, G4), som hver har en inngang tilkoblet utgangen hos hver sin NAND-krets i den forste gruppe, og har to av sine innganger tilkoblet en for hver krets spesifik kombinasjon av to operandinnganger, en fra hvert ord, idet en fjerde inngang hos de to NAND-kretser (Gl, G4) i den andre gruppen til hvilken kun mates komplementære eller kun ikke-komplementære binære innhold, er tilkoblet nevnte addisjonsbestemmende inngang over en forste ytterligere NAND-krets (G5) som har en annen inngang tilkoblet nevnte mentebitinngang (C) samt en fjerde inngang hos de ovrige to NAND-kretser (G2, G3) i den andre gruppen er tilkoblet utgangen på en andre ytterligere NAND-krets (G6), hvis ene inngang er tilkoblet nevnte addisjonsbestemmende inngang (A), og hvis andre inngang er tilkoblet utgangen på nevnte ytterligere NAND-krets, og dessuten utgangene i nevnte andre gruppe NAND-kretser danner innganger til en OG-krets (G8) hvis utgang (S) utgjor anordningens utgang.