LU86456A1 - Breitbandsignal-raumkoppeleinrichtung - Google Patents

Description

V

Λ 5 Breitbandsiqnal-Raumkoppeleinrichtunq

Neuere Entwicklungen der Fernmeldetechnik führen zu diensteintegrierenden Nachrichtenübertragungs- u. -Vermittlungssystemen für Schmalband- und Breitband-Kommunikationsdienste, 10 die als Übertragungsmedium im Bereich der Teilnehmeranschlußleitungen Lichtwellenleiter vorsehen, über die sowohl die φ Schmalbandkommunikationsdienste, wie. insbesondere 64-kbit/s-

Digital-Telefonie, als auch Breitbandkommunikationsdienste, wi.e insbesondere 140-Mbit/s-Bildtelefonie, geführt werden, 15 wobei aber in den Vermittlungsstellen (vorzugsweise gemeinsame Steuereinrichtungen aufweisende) Schmalbandsignal-Koppeleinrichtungen und Breitbandsignal-Koppeleinrichtungen nebeneinander vorgesehen sind (DE-PS 24 21 002).

20 im Zusammenhang mit einer Bre.itbandsignal-Zeitmultiplex-Koppeleinrichtung, deren Koppelpunkte im Zeitmultiplex jeweils für eine Mehrzahl von Verbindungen genutzt werden, ist es bekannt, jeweils zwei Leitungen mit Hilfe eines Gatterelements zu verbinden, das von einer als bistabiles Ç 25 D-Kippglied gebildeten koppelpunktindividuellen Speicherzelle ein- und ausgeschaltet wird, wobei diese koppelpunktindividuelle Speicherzelle, deren Clock-Eingang ein entsprechendes Taktsignal zugeführt wird, in nur einer Koordinatenrichtung, und zwar an ihrem D-Eingang, angesteuert 30 wird (Pfannschmidt: "Arbeitsgeschwindigkeitsgrenzen von Koppenetzwerken für Breitband-Digitalsignale", Diss., Braunschweig 1978, Bild 6.7). In Anbetracht eines bei einer Bitrate von 140 Mbit/s erreichbaren Zeitmultiplex-faktors von etwa 4 bis 8 und der dabei erforderlichen 35 aufwendigen Schaltungstechnologie werden derzeit allerdings zur Vermittlung von Breitbandsignalen reine Raum-

. 2 - vpa 85 P 18 1 8 DE

koppeleinrichtungen bevorzugt, in denen die über die einzelnen Koppelpunkte durchgeschalteten Verbindungen allein räumlich voneinander getrennt sind.

5 Eine reine Breitbandsignal-Raumkoppelanordnung kann als Koppelpunktmatrix ausgebildet sein, in deren Koppelpunkten die Koppelelemente jeweils von einer lediglich decodergesteuerten koppelpunktindividuellen Halte-Speicherzelle gesteuert werden (Pfannschmidt, a.a.O., Bild 6.4); die 10 Koppelelemente können dabei jeweils als C-MOS-Transfergate (C-MOS-Transmissionsgate) ausgebildet sein (ISS'84 Conference ^ Papers 23C1, Fig.9). Die Verwendung eines einfachen C-MOS-

Transfergates als Koppelelement ist indessen bei dessen Durchschaltezustand mit einer Belastung seiner Eingangslei-15 tung durch die Kapazität seiner Ausgangsleitung verbunden, was Signalverzögerungen mit sich bringen kann; außerdem kann es aufgrund von sog. Unterschwelleneffekten ( z. B. in Form von Leckströmen oder Unterschwellenströmen) entlang der MOS-Transistoren zu Übersprecherscheinungen über 20 an sich im Sperrzustand befindliche Koppelelemente hinweg kommen.

Die Erfindung stellt sich nun die Aufgabe, in einer Breitband-Raumkoppeleinrichtung einen Weg zu einer 25 besonders zweckmäßigen Ausbildung der Koppelelemente aufzuzeigen, bei der die im vorstehenden angeführten Nachteile vermieden werden.

Die Erfindung betrifft eine Breitbandsignal-Raumkoppel-30 einrichtung mit Koppelpunkten mit jeweils von einer decodergesteuerten, koppelpunktindividuellen Speicherzelle steuerbaren Koppelelementen; diese Breitbandsignal-Raumkoppeleinrichtung ist erfindungsgemäß dadurch gekennzeichnet, daß die Koppelelemente jeweils • 35 . » ‘ r »

- 3 - . VPA 85 F 1 8 1 8 DE

mit einem mit seinem einen Eingang an die zugehörige Signal-Eingangsleitung und mit seinem anderen Eingang an den einen Ausgang der Speicherzelle angeschlossenen C-MOS-NOR-Glied 5 und einem mit seinem einen Eingang ebenfalls an die Signal-Eingangsleitung und mit seinem anderen Eingang an den Komplementärausgang der Speicherzelle angeschlossenen C-MOS-NAND-Glied gebildet sind, wobei an den Ausgang des C-MOS-NAND-10 Gliedes die Steuerelektrode des einen MOS-Transistors und an den Ausgang des C-MOS-NOR Gliedes die Steuer-^ elektrode des anderen MOS-Transistors einer zu der zugehörigen Signal-Ausgangsleitung führenden C-MOS-Gegentakt-Ausgangsschaltung angeschlossen ist. · 15

Die Erfindung bringt neben dem Vorteil einer vollständigen Entkopplung von Ausgangs- und Eingangsleitungen und der daraus resultierenden Eliminierung von Übersprechproblemen den weiteren Vorteil einer hohen Arbeits-20 geschwindigkeit selbst bei sehr hohen Ausgangsleitungskapazitäten mit sich, da zum einen Rückwirkungen der Ausgangsleitungskapazität auf die Eingangsle'itung vermieden werden und zum anderen die Inverterschaltung, als Treiberpuffer für die Ausgangsleitung wirkend, die Flanken-25 Steilheit der durchgeschalteten Signale merklich vergrößert.

Weitere Besonderheiten der Erfindung werden aus der nachfolgenden näheren Erläuterung der Erfindung anhand der Zeichnung ersichtlich.

30

Dabei zeigen FIG 1 schematisch ein Ausführungsbeispiel einer Breitband-koppelanordnung und fig 2 Einzelheiten ihrer schaltungstechnischen Realisierung 35 gemäß der Erfindung.

_ 4 . VPA 85 P 1 8 1 8 DE

V

Λ * t » ·· » , t

In der Zeichnung FIG 1 ist schematisch in einem zum Verständnis der Erfindung erforderlichen Umfange eine Breitbandsignal-Raumkoppeleiprichtung skizziert. Diese Raumkoppeleinrichtung weist eine Koppelpunktmatrix mit Koppelpunkten KP11...KPij...

5 ...KPmn auf, deren Koppelelemente, wie dies beim Koppelpunkt KPij für dessen Koppelelement Kij weiter ins Einzelne gehend angedeutet ist, jeweils von einer koppelpunktindividuellen Halte-Speicherzelle Hij (beim Koppelpunkt KPij) gesteuert werden; diese Haltespeicherzelle Hij (beim Koppelpunkt KPij) ist durch ein bistabiles D-Kippglied gebildet, dessen beide Ausgänge s1 und s" zu entsprechenden Steuereingängen des Ç jeweiligen Koppelelements (Kij beim Koppelpunkt KPij) führen.

Die Halte-Speicherzellen ... Hij... werden ihrerseits durch 15

zwei Ansteuerdecoder, nämlich einen Zeilendecoder DX und einen Spaltendecoder DY, über entsprechende Ansteuerleitungen xl...xi...xm; yl...yj...yn in zwei Koordinaten angesteuert; dabei ist der in Zeilenrichtung ansteuernde Decoder DX mit seinem jeweiligen Decoderausgang ...xi... an die D-Eingänge D

20 der in der betreffenden Matrixzeile , im Beispiel in der i-ten-Zeile, angeordneten D-Kippglieder ...Hij... geführt, während der in Spaltenrichtung ansteuernde Decoder DY mit seinem jeweiligen Decoderausgang ...yj... an die Clock-Eingänge C der in der betreffenden Matrixspalte, beispiels- (25 N weise in der j-ten Spalte, angeordneten D-Kippglieder ..Hij..

geführt ist.

Wie dies aus FIG 1 ersichtlich ist, mögen die beiden Ansteuerdecoder DX, DY über Eingangsleitungen ax, ay ^ jeweils mit einer einer Matrixreihe (Zeile bzw. Spalte) von Koppelpunkten gemeinsamen Koppelpunktzeilen- bzw. Koppelpunktspalten-Adresse und über Eingangsleitungen cx, cy jeweils mit einem Adreßtaktsignal beaufschlagbar sein, auf die hin sie jeweils an der der jeweiligen Koppelpunkt-reihen-Adresse entsprechenden Ansteuerleitung zeitgerecht jeweils ein Ansteuersignal abgeben.

- 5 . VPA 85 P 1 8 1 8 DE

* * t

Das Zusammentreffen eines Zeilenansteuersignals und eines Spaltenansteuersignals am Kreuzungspunkt der betreffenden Matrixzeile mit der betreffenden Matrixspalte beim Aufbau einer entsprechenden Verbindung bewirkt dann eine Aktivie-5 rung der dort befindlichen Halte-Speicherzelle, beispielsweise der Halte-Speicherzelle Hij, mit der Folge, daß das von der betreffenden Halte-Speicherzelle (Hij) gesteuerte Koppelelement, im Beispiel das Koppelelement Kij, leitend wird.

10

Damit das im Beispiel betrachtete Koppelelement Kij bei Ç einem Abbau der betreffenden Verbindung wieder gesperrt wird, genügt die Abgabe allein eines entsprechenden Spaltenansteuersignals durch den Spaltendecoder DY über dessen Ansteuerleitung yj, ohne daß der Zeilendecoder DX über seine Zeilenansteuerleitung xi ein Ansteuersignal abgibt; das allein am Clock-Eingang C der zum Koppelpunkt Kpij gehörenden Halte-Speicherzelle Hij auftretende Steuersignal bewirkt dann die Rücksetzung der Halte-Speicherzelle Hij 20 mit der Folge, daß das von ihr gesteuerte Koppelelement Kij gesperrt wird.

Die einzelnen Halte-Speicherzellen ___Hij... mögen jeweils an ihrem einen Ausgang s1 jeweils ein dem einen Speise- « 25 v potential UDD (+ 5 V) von C-MOS-Schaltungen entsprechendes (UDD-)Signal oder ein dem anderen Speisepotential (Masse) von C-MOS-Schaltungen entsprechendes (Uss~)Signal abgeben und an ihrem anderen Ausgang s" das jeweils andere (Us^- bzw. UDD-)Signal. Auf weitere Einzelheiten der schaltungs- technischen Realisierung der Halte-Speicherzellen ...Hij...

braucht hier nicht eingegangen zu werden, da dies zum

Verständnis der Erfindung nicht erforderlich ist; solche

Einzelheiten sind im übrigen bereits an anderer Stelle (DE-P 35 33 915.2) angegeben.

35 - 6 - , r »

vpa 85 P î 8 1 8 DE

Einzelheiten der schaltungstechnischen Realisierung, der Koppelelemente ...Kij... sind aus FIG 2 ersichtlich.

Gemäß FIG 2 ist ein solches Koppelelement Kij mit einem 5 mit seinem einen Eingang an die zugehörige Signal-Eingangsleitung ej und mit seinem anderen Eingang an den einen Ausgang s' der Halte-Speicherzelle Hij (in FIG 1) * angeschlossenen C-MOS-NOR-Glied Tps1, Tph1, Tns', Tnh1 und mit einem mit seinem einen Eingang ebenfalls an die Signal-Eingangsleitung ej und mit seinem anderen Eingang an den Komplementärausgang s" der Halte-Speicherzelle Hij φ (in FIG 1) angeschlossenen C-MOS-NAND-Glied Tps", Tph",

Tns", Tnh" gebildet; dabei ist an den Ausgang des C-MOS-NAND-Gliedes Tps", Tph", Tns", Tnh" die Steuerelektrode' ^ des einen MOS-Transistors Tpg einer zur zugehörigen Signal-Ausgangsleitung ai führenden C-MOS-Gegentakt-Ausgangs-schaltung Tpg, Tng angeschlossen, deren anderer MOS-Transistor Tng mit seiner Steuerelektrode an den Ausgang des C-MOS-NOR Gliedes Tps1, Tph1, Tns1, Tnh' angeschlossen ist.

20

Wenn von der Halte-Speicherzelle Hij (in FIG 1) her an den

Steuereingang s1 des Koppelelements Kij das Uss-Potential angeschaltet ist und an den Steuereingang s" das UDD-

Potential, so ist das Koppelelement Kij im Durchschalte- C zustand; am Eingang ej auftretende Digitalsignale gelangen damit, in der C-MOS-Gegentakt-Ausgangsschaltung Tpg, Tng verstärkt, zum Ausgang ai, wobei durch das Koppelelement Kij zugleich eine Rückwirkung vom Ausgang ai auf den Eingang ej unterdrückt wird.

30

Wenn von der Halte-Speicherzelle Hij (in FIG 1) her an den

Steuereingang s* des Koppelelements Kij das UDD-Potential angeschaltet ist und an den Steuereingang s" das Uss-

Potential, so ist das Koppelelement Kij in seinem Sperr-35 zustand (Tristate), so daß keine am Eingang ej auftretenden 1 * * -, ί *, * I *

- 7 - vpa 85 P 1 8 1 8 DE

Signale zum Ausgang ai gelangen. Die im Sperrzustand (Tri-statezustand) befindlichen Koppelelemente ... Kij ... unterdrücken dabei zugleich auch Übersprecheffekte zwischen

Ausgangsleitungen al...ai...am (in FIG 1) und Eingangs-5 leitungen el...ej...en (in FIG 1) über gesperrte Koppelpunkte der Raumkoppeleinrichtung.

's 10 15 20 C 25 30 35

Claims (4)

1. 8. VPA 85 P 1 8 1 8 DE Patentanspruch
2. 1. Breitbandsignal-Raumkoppeleinrichtung mit Koppel-, punkten mit jeweils von einer decodergesteuerten, koppelpunktindividuellen Speicherzelle steuerbaren 5 Koppelelementen, dadurch gekennzeichnet, daß die Koppelelemente (Kij) jeweils - mit einem mit seinem einen Eingang an die zugehörige Signal-Eingangsleitung (ej) und mit seinem anderen
3. 10 Eingang an den einen Ausgang (s1) der Speicherzelle (Hij) angeschlossenen C-MOS-NOR-Glied (Tps1, Tph', ^ Tns1, Tnh1) - und einem mit seinem einen Eingang ebenfalls an die Signal-Eingangsleitung (ej) und mit seinem anderen
4. 15 Eingang an den Komplementärausgang (s") der Speicherzelle (Hij) angeschlossenen C-MOS-NAND-Glied (Tps", Tph", Tns", Tnh") gebildet sind, wobei an den Ausgang des C-MOS-NAND-Gliedes (Tps", Tph", Tns", Tnh") die Steuerelektrode des einen MOS- 20 Transistors (Tpg) und an den Ausgang des C-MOS-NOR-Gliedes (Tps1, Tph1, Tns1, Tnh1) die Steuerelektrode des anderen MOS-Transistors (Tng) einer zu der zugehörigen Signal-Ausgangsleitung (ai) führenden C-MOS-Gegentakt-Ausgangsschaltung ç ^ (Tpg, Tng) angeschlossen ist. 30 35