DE2261786B2 - Festwert-Speichereinheit - Google Patents

Description

3. Festwert-Speichereinheit nach den An- 30 aufweisende Worte sind acht Speichereinheiten vorsprüchen 1 und 2, dadurch gekennzeichnet, daß gesehen, wobei die Bits eines Wortes jeweils an enteine Auswahlleitung (S₈.,) mit zwei zweiten sprechenden Stellen der acht Speichereinheiten ab-Feldeffekt-Transistoren (52 bzw. 19) verbunden gespeichert sind. Die Feldeffekt-Transistoren 1 und 5 ist, die zwei verschiedene Halbleiterstreifen (20 liegen in Reihe in den vertikalen Halbleiterstreifen, und 28) mit dem Bezugspotential verbinden, und 35 und die horizontalen Linien durch diese Feldeffektdaß mindestens einer der beiden zweiten Feld- Transistoren stellen Verbindungen zu den entsprceffek-Transistoren (52 bzw. 19) in Serie mit chenden Steuerelektroden der Feldeffekt-Transistoren einem weiteren zweiten Feldeffekt-Transistor (53 dar. Jeder Feldeffekt-Transistor ist mit den beiden bzw. 61) geschaltet ist, dev an eine andere Aus- flankierenden Halbleiterstrcifen verbunden, und die wahlleitung (S,., bzw. S₇,₈) angeschlossen ist. 40 horizontalen Linien (A_x bis A„) stellen daher sowohl

4. Festwert-Speichereinheit nach den An- diese Verbindungen als auch die Verbindungen zu Sprüchen 1 bis 3, dadurch gekennzeichnet, daß den Steuerelektroden dar.

die Adressenleitungen (A 1 bis A 8) und Aus- Im üblichen Betrieb ist nur ein Adressensignal und

wahlleitungen (S₈., bis S₇.₈) allen Speicherein- ein Auswahlsignal während eines bestimmten Spei-

heiten eines Festwertspeichers gemeinsam sind 45 cherzyklus »wahr«. Vor dem Adressieren der Spei-

und mehrere Speichereinheiten zusammen eine cherejnheit werden Vorlade-Feldeffekt-Transistoren 1

gleiche Anzahl Bits eines jeden Wortes einer An- durch ein Signal auf einer Vorladelcitung leitend ge-

zahl von Worten speichern. schaltet, um jeden Halbleiterstreifen 2 an ein Potential — V zu legen und auf ungefähr dieses Potential 50 aufzuladen. Daraufhin werden die Vorlade-Feld-

effekt-Transistoren abgeschaltet und die Halbleiterstreifen von Signalen adressiert, die an den Adressenleitungen A₁ bis A₈ anliegen. Signale an den Aus-

Die Erfindung betrifft eine Festwert-Speicherein- wahlleitungen S, bis S₈ ermöglichen die Verbindung heit aus in ein Halbleiter-Substrat eindiffundierten 55 eines bestimmten Halbleiterstreifens mit dem Aus-Halbleiterstreifen und mit den Halbleiterstreifen eine gang 10. Der Halbleiterstreifen muß somit gleich-Matrix bildenden Adressenleitungen bzw. Auswahl- zeitig adressiert und ausgewählt sein, damit ein Ausleitungen, mit ersten Feldeffekt-Transistoren, die se- gangssignal auftritt.

lektiv durch Signale auf den Adressenleitungen lei- Weisen die Leitungen A, und S₁ ein »wahres« Potend werden und entsprechend gespeicherten Daten 60 tential auf, so wird der Halbleiterstreifen 2 über den en den Schnittpunkten von Adressenleitungen und Feldeffekt-Transistor 3 an Massepotential gelegt, das ausgewählten Paaren angrenzender eindiffundierter am Halbleiterstreifen 4 anliegt. Da der Feldeffekt-Halbleiterstreifen angeordnet und mit diesen verbun- Transistor 5 leitend ist, wird der Ausgang an Masse den sind. verbunden. Daher kann auch bei Vorhandensein z. B. Aus der US-PS 36 11 437 ist ein Festwertspeicher 65 eines Feldeffekt-Transistors 3' für einen anderen, aus in ein Halbleitersubstrat eindiffundierten und in einem Adressenbit A, entsprechenden Halbleiterstreieiner Matrix angeordneten Halbleiterstreifen be- fen 2', ohne ein Signal an der dem anderen HaIbkannt, bei dem zum Aufbau einer acht Spalten auf- leiterstreifen entsprechenden Auswahlleitung 53 kein

3 4

iVnsgangssignal auftreten. Da acht Adressenleitungen signal und ein Spaltenauswahlsignal »wahr«. Die Zei-

and acht Auswahlleitungen vorgesehen sind, speichert lenadressen- und Spaltenauswahlleitungen sind den

gie Festwertspeichereinheit nach Fig. 1 ein Bit für X- und Y-Leitungen einer Speichermatrix äquivalent,

jedes Wort von 8 χ 8 = 64 Worten. Die Bit-Stellen können mit 1:1 bis 1:8 bezeichnet

Obwohl die in Fig. 1 dargestellte Festwertspei- 5 werden, wie es bei einigen Adressen der Figur zu

chefeinbeit bereits eine günstige Speicherstruktur auf- entnehmen ist.

weist, hat sie jedoch insofern Nachteile, als ein erheb- Die Speichereinheit besteht aus in Halbleitersub-

ficher Aufwand an Halbleitersubs*ratfläche erforder- strat eindiffundierten P-leitenden Halbleiterstreifen

lieh ist, um eine große Anzahl von jeweils viele Bits 20 bis 28, die elektrisch mit einem Potential, z. B.

enthaltenden Worten abzuspeichern. Da für zwei io — V, und entweder einem Ausgang 71 oder einem

Auswahlspalten drei Halbleiterstreifen (2. B. 2,4 und Bezugspotential, wie Massepotential verbunden sind.

6) benötigt werden, sind bei der dargestellten Spei- Erfindungsgemäß sind abwechselnd P-Ieitende HaIb-

chereinheit mit acht Spalten zwölf Halbleiterstreifen leiterstreifen, wie z. B. die Halbleiterstreifen 21, 23,

erforderiieh. Hohe Anzahlen von jeweils viele Bits 25 und 27 mit dem Ausgang und die verbleibenden

aufweisenden Datenworten werden z. B. häufig zur 15 P-leitenden Halbleiterstreifen 20, 22, 24, 26 und 28

Abspeicherung von Befehlen für Mikroprogramme mit Massepotential verbunden,

verwendet. Selbstverständlich kann die Speichereinheit alter-

Aufgabe der Erfindung ist es daher, die für einen uativ auch eindiffundierte N-leitende Halbleiterstrei-Festwertspeicher hoher Speicherdichte erforderliche fen aufweisen, wobei die Verwendung positiver Po-Halbleiter-Substratfläche zu verringern. »o tentiale erforderlich ist. In diesem Fall muß die

Diese Aufgabe wird erfindungsgemJ13 dadurch ge- logische Zuordnung, die in Verbindung mit der vorlöst, daß die Halbleiterstreifen alternierend über zugsweisen Ausfuhrungsform der Erfindung beschriezweite Feldeffekt-Transistoren mit einem Bezugs- ben wird, ebenfalls geändert werden. Da hier P-leipotential und über dritte Feldeffekt-Transisoren mit tende Halbleiterstreifen gewählt wurden, sind negaeinem gemeinsamen Ausgang für die Speichereinheit 25 tive Spannungspegel zur Ansteuerung der die Speiverbunden sind, wobei die zweiten und dritten Feld- cherstellen bildenden Feldeffekt-Transistoren und effekt-Transistoren selektiv durch Signale auf den Darstellung eines »wahren« logischen Zustandes (lo-Auswahlleitungen leitend werden. Ferner sind die gische »1«) erforderlich. Masse-Potentiale repräsen-Halbleiterstreifen durch vierte Feldeffekt-Transistoren tieren einen »falschen« logischen Zustand (logische mit einem zweiten, gegenüber dem Bezugspotential 30 »0«).

unterschiedlichen Potential verbunden und eine Aus- Die Speichereinheit weist ferner erste Feldeffektwahlleitung ist mit zwei zweiten Feldeffekt-Traasisto- Transistoren 29 bis 51 auf, die zwischen benachbarren verbunden, die zwei verschiedene Halbleiterstrei- ten P-leitenden Halbleiterstreifen angeordnet sind und fen mit dem Bezugspotential verbinden, wobei min- die Speicherstellen bilden. Das Vorhandensein oder destens einer der beiden zweiten Feldeffekt-Transisto- 35 NichtVorhandensein eines solchen ersten Feldeffektren in Serie mit einem weiteren zweiten Feldeffekt- Transistors zwischen den P-leitenden Halbleiterstrei-Transistor geschaltet ist, der an eine andere Auswahl- fen bezeichnet den logischen Zustand der an dieser leitung angeschlossen ist. speziellen Adresse gespeicherten Information. Wenn

Außerdem sind die Adressenleitungen und Aus- somit kein erster Feldeffekt-Transistor vorhanden ist wahlleitungen allen Speichereinheiten eines Festwert- 4° (z. B. bei 1: 2 und 8 :1), ist das gespeicherte Bit eine Speichers gemeinsam, und mehrere Speichereinheiten logische »1«, und wenn ein erster Feldeffekt-Transpeichern zusammen eine gleiche Anzahl Bits eines sistor vorhanden ist (z. B. bei 1:1 und 1: 3), ist das jeden Wortes einer Anzahl von Worten ab. gespeicherte Bit eine logische »0«. Das Vorhanden-

Vorteilhafterweise ist somit erfindungsgemäß nur sein bzw. Nichtvorhandensein eines ersten Feldeffektetwa ein Halbleiterstreifen erforderlich, um adressier- 45 Transistors führt zu einem »falschen« bzw. »wahren« bare Speicherstellen für die jeweilige Bit-Position Ausgangssignal, wenn an der dem ersten Feldeffekteines binären Worte zu bilden, so da im Gegensatz Transistor entsprechenden Adressenleitung und den zu der zwölf Halbleiterstreifen benö.igenden Spei- beiden Auswahlleitungen »wahre« Signale bzw. Pochereinheit nach F i g. 1 nunmehr lediglich 9 Halb- tentiale anliegen.

leiterstreifen zum Aufbau einer Festwert-Speicherein- 50 Außerdem sind zweite Feldeffekt-Transistoren 52 heit mit 8 Spalten erforderlich sind. bis 61 und 19 in Reihe in den P-leitenden Halbleiter-Ausführungsformen der Erfindung sind in der streifen 20 bis 28 ausgebildet, im Gegensatz zu der Zeichnung dargestellt und werden im folgenden näher ersten Feldeffekt-Transistoren, die zwischen der beschrieben. Es zeigt P-leitenden Halbleiterstreifen ausgebildet sind. Die

F i g. 1 eine schematische Darstellung einer Fest- 55 zweiten Feldeffekt-Transistoren schalten die P-leiten·

wert-Speichereinheit des Standes der Technik, den Halbleiterstreifen, die mit Massepotential odei

F i g. 2 eine schematische Darstellung der erfin- dem Ausgang verbunden werden sollen. Es sei her

dungsgemäßen Festwert-Speichereinheit und ausgestellt, daß Spaltenauswahlsignale für zwei an

F i g. 3 eine schematische Darstellung eines Teils grenzende P-leitende Halbleiterstreifen während de:

der Speichereinheit nach F i g. 2. 60 Speicheradressierungsintervalls »wahr« sind. Infolge

F i g. 2 stellt eine Festwert-Speichereinheit dar, die dessen sind zumindest zwei zweite Feldeffekt-Tran

die acht Reihenadressen, A₁ bis A_H, und acht Spal- sistoren während eines jeden Adressenzyklus leitend

tenadressen, Sg _{+ 1} bis S_{7 + 8} aufweist. Somit ergeben Wird z.B. eine der Speicherstellen 1:1 bis 8:1 aus

sich 64 mögliche Speicherstellen (Adressen). Zur gewählt, so sind die Signale S_{8 + 1} und S_{1 v2} »wahr«

Adressierung einer Speicherstelle muß eine Spalten- 65 und die Feldeffekt-Transistoren 52, 53 und 54 sin«

auswahlleitung und eine Zeilenadressenleitung ein während des entsprechenden Speicheradressierungs

»wahres« Signal aufweisen. Im Normalfall ist wäh- Zyklus leitend,

rend eines Speicherzyklus nur ein Zeilenadressen- Die P-leitenden Halbleiterstreifen werden eingang

über vierte Feldeffekt-Transistoren 62 bis 70 ungefähr auf das Potential — V aufgeladen. Dieses Vorlade-Intervall tritt vor einem Speicheradressenzyklus auf. Die Ladung wird auf Grund der Eigenkapazität der P-Ieitenden Halbleiterstreifen gespeichert. Sodann wird je nach Adressierung ein Halbleiterstreifen über einer von einem Signal einer Auswahlleitung angesteuerten zweiten Feldeffekt-Transistor mit dem Bezugspotential verbunden, während der angrenzende Halbleiterstreifen über einen von einem Signal der angrenzenden Auswahlleitung angesteuerten Feldeffekt-Transistor mit dem gemeinsamen Ausgang verbunden wird, um ein Auslesen des Signals zu ermöglichen, das die in dem angrenzenden Halbleiterstreifen gespeicherten Daten darstellt. Die Auswahlsignale liegen an den Auswahlleitungen während der gesamten Adressierperiode an, so daß die zweiten Feldeffekt-Transistoren der angrenzenden Halbleiterstreifen gleichzeitig leiten, um die einem bestimmten IJalbleiterstreifen entsprechende Adresse auszuwählen.

Die hohe Speicherdichte der Speichereinheit nach F i g. 2 gegenüber der Speichereinheit nach F i g. 1 wird bei einem Vergleich der beiden Figuren deutlich. Bei der Speichereinheit nach Fig. 1 sind drei eindiffundierte Halbleiterstreifen 2, 4 und 6 für jeweils zwei NOR-Glieder einer Bitstelle erforderlich. Wird mit N die Anzahl der Auswahlspalten bezeichnet, so ist die Anzahl der eindiffundierten Halbleiterstreifen

yN. Dagegen werden bei der Speichereinheit nach Fig. 2 nur zwei P-leitende Halbleiterstreifen, z.B. 20 und 21, für zwei NOR-Glieder benötigt. Die Anzahl der eindiffundierten Halbleiterstreifen ist somit N+1 und entspricht demnach fast genau der Anzahl N der Auswahlspalten. Obwohl hier NOR-Glieder zum Aufbau der Speichereinheit verwendet werden, können auch andere logische Verknüpfungsarten benutzt werden. Bei Verwendung von NOR-Gliedern ist das Ausgangssignal »falsch«, wenn ein Signal anliegt, d. h. der logische Zustand »wahr« ist. Liegt kein Signal an, d. h., ist der logische Zustand »falsch«, so ist das Ausgangssignal »wahr«. Die Bezeichnungen »wahr« und »falsch« werden — wie bereits erwähnt — verwendet, um die binären Zustände einer logischen »1« und einer logischen »0« darzustellen.

Da bei der Speichereinheit nach F i g. 1 ein zusätzlicher P-Ieitender Halbleiterstreifen zur Bildung von jeweils zwei NOR-Gliedern benötigt wird, ist somit gegenüber der erfindungsgemäßen Speichereinheit nach Fig. 2 eine ungefähr um Vs größere Substratfläche zum Aufbau eines derartigen Festwertspeichers erforderlich.

In F i g. 3 ist die Festwert-Speichereinheit nach Fig.2 schematisch dargestellt. Wie Fig. 3 zu entnehmen ist, liegt der Feldeffekt-Transistor 29 zwischen den P-lehenden Halbleiterstreifen 20 und 21. Ein »wahres« (negatives) Signal der Adressenleitung A₁ treibt den Fddeffekt-Transistor 29, in die Leitung, um die Halbleiterstreifen 20 and 21 elektrisch miteinander zu verbinden. Die Halbleiterstreifen 21 und 22 bleiben weiterhin voneinander isoliert. Ist andererseits das Signa! A₂ »wahr«, besteht keine elektrische Verbindung zwischen den P-leitenden Halbleiterstreifen 20 und 21. In diesem FaHe besteht die elektrische Verbindung zwischen den P-leitenden Halbleiterstreifen 21 und 22. Die vierten Feldeffekt-Transistoren 62 und 63 liegen in Reihe mit den P-leitenden Halbleiterstreifen 20 bzw. 21, um vor einem Speicher-Adressierungszyklus jeden P-leitenden Halbleiterstreifen an das Potential — V zu legen, wenn ein »wahres« Vorlade-Signal ansteht, d. h., die P-leitenden Halbleiterstreifen werden auf das Potential — V gebracht bzw. vorgeladen. Daraufhin sperren die vierten Feldeffekt-Transistoren, und das Potential — V wird durch die Kapazität der P-leitenden Halbleiterstreifen gespeichert.

ίο Ferner ist in F i g. 3 auch die Spaltenauswahl veranschaulicht. Die zweiten Feldeffekt-Transistoren 52 und 53 für die Auswahlleitungen S₈₊₁ und 5_{1 + 2} sind in Reihe mit dem P-leitenden Halbleiterbereich 20 geschaltet. Sind die Spaltenauswahlsignale »wahr«, so liegt der P-leitende Halbleiterstreifen 20 an Massepotential. Der Feldeffekt-Transistor 54 ist in Reihe mit dem P-leitenden Halbleiterstreifen 21 geschaltet, um ein Ausgangssignal an die entsprechenden NOR-Glieder, z. B. das zu den P-leitenden Halbleiterstreiao fen 20 und 21 gehörende NOR-Glied, abzugeben, wenn diese adressiert sind.

Gemäß F i g. 2 werden bei Beginn eines Operationszyklus des Speichers die vierten Feldeffekt-Transistoren 62 bis 70 in die Leitung getrieben, und jeder P-leitende Halbleiterstreifen 20 bis 28 wird ungefähr auf das Potential V vorgeladen. Während des Vorladeintervalls sperren die zweiten Feldeffekt-Transistoren 52 und 61. in ähnlicher Weise werden ebenfalls die ersten Feldeffekt-Transistoren 29 bis 51 während des Vorladeintervalls gesperrt gehalten.

Nach dem Vorlade-Intervall wird eine bestimmte Speicherstelle adressiert, indem ein »wahres« Signal über eine der Adressenleitungen A, bis A_B und ein »wahres« Signal über zwei der Auswahlleitungen

S₈₄, bis S₇^₈ abgegeben werden. Beispielhaft sei angenommen, daß das Signal der Adressenleitung A, und die Signale der Auswahlleitungen 5_S,, und 5,. ₂ während des Speicherzyklus »wahr« sind. Die anderen Signale seien »falsch«. Während des Speicher-

zyklus werden daher die zweiten Feldeffekt-Transistoren 52 und 53 in die Leitung getrieben, so daß der P-leitende Halbleiterstreifen 20 an Masse liegt. Da auch der Feldeffekt-Transistor 29 zwischen den P-Ieitenden Halbleiterstreifen 20 und 21 leitet, sind die beiden P-leitenden Halbleiterstreifen elektrisch miteinander verbunden, und der P-leitende Halbleiterstreifen 21 wird ebenfalls über den Feldeffekt-Transistor 29 entladen. Der Feldeffekt-Transistor 54 leitet ebenfalls, so daß das Ausgangssignal »falsch«

ist. Anders ausgedrückt, da der Feldeffekt-Transistor 29 zwischen den P-leitenden Halbleiterstreifen 20 und 21 liegt und leitet, um eine Verbindung zwischen den Halbleiterstreifen herzustellen, werden diese auf Massepotential entladen, und das Ausgangssignal ist

»falsch«.

Wenn andererseits der Feldeffekt-Transistor 29 nicht vorhanden ist, entlädt sich die Ladung des P-leitenden Halbleiterstreifens 21 nicht über die Feldeffekt-Transistoren 52 und 53 auf Massepotential,

und das Signal an dem entsprechenden NOR-Glied ist »falsch« und das Ausgangssigna] somit »wahr«.

Selbstverständlich erstrecken sich die Adressen- und Auswahlieitungen zn anderen Bit-Stellen in weiteren Abschnitten des Festwertspeichers (nicht

gezeigt). Das Ausgangssignal for alle Bteteflen des addressierten Festwertspeichers wird gleichzeitig an entsprechenden Ausgangsanschlössen 71 erhalten.
Die Feldeffekt -Transistoren 52 und S3 sowie 19

und 61 bilden zwei UND-Verknüpfungsanordnungen, die benötigt werden, um die gleichzeitige Auswahl der P-leitenden Halbleiterstreifen 20 und 28 zu verhindern. Wenn z. B. die Speicherstelle 8 :1 ausgewählt ist, liegen die Leitungen A₈, S₈₊₁ und S_{1 + 2} an einem »wahren« Potential. Da die Leitung /4_H an einem »wahren« Potential liegt, leiten die Feldeffekt-Transistoren 36, 39, 41, 44, 46, 49 und 51, und wenn nur der Feldeffekt-Transistor 19 im Halbleiterstreifen 28 vorhanden wäre, könnte der Ausgang 71 irriger-

weise über die Feldeffekt-Transistoren 19, 51, 49, 46, 44, 41, 39, 36 und 54 geerdet werden. Dieser Stromkreis wird durch den Feldeffekt-Transistor 61 gesperrt, so daß der Halbleiterstreifen 28 nur geerdet ist, wenn sowohl an der Leitung S_{8 +} j als auch an der Leitung S₁₊₈ ein »wahres« Potential anliegt. In gleicher Weise ist der Halbleiterstreifen 20 nur dann über die Feldeffekt-Transistoren 52 und 53 geerdet, wenn sowohl an der Leitung S_{R +}, als auch an der

ίο Leitung S_{1 + 2} ein »wahres« Potential anliegt.

Hierzu 3 Blatt Zeichnungen

509529/33:

Claims (2)

1. weisenden Speichereinheit zwölf derartige Halbleiter-Patentansprüche: streifen erforderlich sind.

   Die Erfindung geht daher von einer weiteren, in

   J. Festwert-Speichereinheit aus in ein Halb- F i g. 1 dargestellten Festwert-Speichereinheit aus, die leiter-Substrat eindiffundierten Halbleiterstreifen 5 durch vertikale Linien dargestellte kitende HaIb-Und mit den Halbleiterstreifen eine Matrix bil- leiterstreifen in einem Halbleiter-Substrat und durch denden Adressenleitungen bzw. Auswahlleituu- Kreise bezeichnete Feldeffekt-Transistoren aufweist, gen, mit ersten Feldeffekt-Transistoren, die selek- Adressenleitungen A₁ bis A₈ und Auswahlleitungen tiv durch Signale auf den Adressenleitungen lei- S₁ bis S₈ bilden mit angrenzenden Halbleiterstreifen tend werden und entsprechend gespeicherten Da- ic eine Matrix. Die Adressenleitungen sind mehreren ten an den Schnittpunkten von Adressenleitungen Bit-Stellen in getrennten Speichereinheiten des Sub- und ausgewählten Paaren angrenzender eindif- strats gemeinsam. Aus Veteinfachungsgriinden ist nur fundierter Halbleiterstreifen angeordnet und mit eine Speichereinheit dargestellt Die Daten werden diesen verbunden sind, dadurch gekenn- an bestimmten Adressen von Feldeffekt-Transistoren, zeichnet, daß die Halbleiterstreifen (20 bis 15 etwa dem Feldeffekt-Transistor 3, gespeichert, die 28) alternierend über zweite Feldeffekt-Transisto- zwischen einem ersten mit einem Bezugspotential ren (52,53, 55,57, 59,19, 61) mit einem Bezugs- (z. B. Massepotential) verbundenen Halbleiterpotential und über dritte Feldeffekt-Transistoren streifen 4, und einem angrenzenden Halbleiter-(54, 56,58, 60) mit einem gemeinsamen Ausgang streifen 2 angeordnet sind, der über einen weiteren (71) für die Speichereinheit verbunden sind, wo- ao Feldeffekt-Transistor, z. B. den Feldeffekt-Tranbei die zweiten und dritten Feldeffekt-Tran >isto- sistor 5, an einen gemeinsamen Ausgang 10 für jeden ren selektiv durch Signale auf den Auswahl- Halbleiterstreifen der jeweiligen Bit-Position angeleitungen (S_s., bis S₇.₈) leitend werden. schlossen ist.
2. 2. Festwert-Speichereinheit nach Anspruch 1, Über jede Adressenleitung werden arht Worte ausdadurch gekennzeichnet, daß die Halbleiterstrei- 35 gevählt, deren Bits in mehreren derartigen Speicherten (20 bis 28) durch vierte Feldeffekt-Transisto- einheiten abgespeichert sind. Diese Worte werden ren (62 bis 70) mit einem zweiten, gegenüber dem einzeln, z. ß. aufeinanderfolgend durch Signale an Bezugspotential unterschiedlichen Potential {—V) den Auswahlleitungen S, bis S₈ abgelesen, die die verbunden sind. Transistoren 5 in die Leitung treiben. Für acht Bits