KR970071830A - 동일한 반도체칩상에 프로세서를 집적화하는데 적합한 멀티뱅크 dram - Google Patents

동일한 반도체칩상에 프로세서를 집적화하는데 적합한 멀티뱅크 dram Download PDF

Info

Publication number
KR970071830A
KR970071830A KR1019970014848A KR19970014848A KR970071830A KR 970071830 A KR970071830 A KR 970071830A KR 1019970014848 A KR1019970014848 A KR 1019970014848A KR 19970014848 A KR19970014848 A KR 19970014848A KR 970071830 A KR970071830 A KR 970071830A
Authority
KR
South Korea
Prior art keywords
memory
arithmetic processing
processing unit
random access
data
Prior art date
Application number
KR1019970014848A
Other languages
English (en)
Other versions
KR100260288B1 (ko
Inventor
아키라 야마차키
가츄미 도사카
Original Assignee
키타오카 타카시
미쓰비시 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카 타카시, 미쓰비시 덴키 가부시끼가이샤 filed Critical 키타오카 타카시
Publication of KR970071830A publication Critical patent/KR970071830A/ko
Application granted granted Critical
Publication of KR100260288B1 publication Critical patent/KR100260288B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)

Abstract

프로세서와 반도체 기억장치가 동일 반도체칩(기판)상에 집적화된 회로장치에 있어서의 기억장치로의 액세스를 효율적으로 실행하기 위한 구성에 관한 것으로, 페이지 히트율을 개선하고 또한 필요로 되는 데이타의 액세스를 고속으로 실행하기 위해, 인가된 데이타 및 명령에 따라서 처리를 실행하기 위한 연산처리유닛 및 연산처리유닛과 동일 반도체칩상에 형성되고 연산처리유닛을 위한 데이타와 명령중의 적어도 한쪽을 저장하기 위한 다이나믹 랜덤 액세스 메모리를 구비하고, 다이나믹 랜덤 엑세스 메모리는 서로 독립적으로 활성/비활성 상태로의 구동이 실행되는 여러개의 뱅크(bank)를 갖는 구성으로 하였다.
이러한 구성으로 하는 것에 의해, DRAM을 멀티뱅크 구성으로 하고 있고 각 뱅크에 있어서 페이지를 효율적으로 동시에 선택상태로 할 수 있어 페이지히트율이 향상하고, 페이지미스시에 DRAM의 프리차지/활성동작을 실행할 필요가 적어 소비전력을 저감할 수 있다.

Description

동일한 반도체칩상에 프로세서를 집적화하는데 적합한 멀티뱅크 DRAM
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예1에 따른 DRAM의 주요부의 구성을 개략적으로 도시한 도면.

Claims (3)

  1. 반도체 집적 회로 장치에 있어서, 인가된 데이타 및 명령에 따라서 처리를 실행하기 위한 연산처리유닛(CPU)과, 상기 연산처리유닛과 동일 반도체칩상에 형성되고 상기 연산처리유닛을 위한 데이타와 명령중의 적어도 한쪽을 저장하기 위한 다이나믹 랜덤 액세스 메모리(DRAM)를 포함하고, 상기 다이나믹 랜덤 엑세스 메모리는 서로 독립적으로 활성/비활성 상태로의 구동이 실행되는 여러개의 뱅크(1-1~1 -N;12-1~12-N)를 갖는 반도체 집적회로장치.
  2. 반도체 기억장치에 있어서, 각각이 행렬형상으로 배열되는 여러개의 메모리셀을 갖는 여러개의 메모리블럭을 포함하는 메모리어레이(12-1~12-N)와, 상기 여러개의 메모리블럭에 공통으로 마련되고 동작을 지시하는 제어 신호를 수신하여 상기 제어 신호에 대응하는 내부 제어 신호를 생성하는 글로벌 제어수단(62)과, 상기 여러개의 메모리 블럭에 대응하여 마련되고, 상기 제어 신호를 수신하여, 활성화시에 상기 내부 제어 신호에 의해 지정된 상태로 대응하는 메모리 블럭을 구동하는 여러개의 로컬 제어 수단(63-1~63-N)과, 상기 여러개의 메모리 블럭중의 어느 메모리 블럭을 지정하는 뱅크 어드레스 신호를 수신하고 디코드하여 지정된 메모리 블럭에 대응하는 로컬 제어 수단을 활성화하는 뱅크 디코더(61)를 포함하고, 상기 여러개의 로컬 제어 수단의 각각은 상기 내부 제어 신호에 대응하는 구동 신호를 래치하는 래치를 구비하는 반도체 기억 장치.
  3. 반도체 집적 회로 장치에 있어서, 인가된 데이타 및 명령에 따라서 처리를 실행하기 위한 연산처리유닛(CPU)과, 상기 연산처리유닛과 동일 반도체칩상에 형성되고, 상기 데이타와 명령중의 적어도 한쪽을 저장하며, 페이지에 대응하는 행 및 열의 형상으로 배열되는 여러개의 메모리셀을 갖는 다이나믹 랜덤 액세스 메모리(DRAM)와, 상기 연산 처리수단으로부터 어드레스 신호를 수신하여, 상기 다이나믹 랜덤 액세스 메모리에서 선택상태로 된 페이지상의 가장 최근에 액세스 된 데이타의 블럭을 상기 어드레스 신호가 지정하는지 여부를 판정하고, 이 판정 동작과 병행해서, 상기 선택상태로된 페이지를 상기 어드레스 신호가 지정하는지 여부를 판정하여, 이들 판정 동작의 결과를 나타내는 신호를 출력하는 히트/미스 판정 수단(120,122,124,126,128)을 포함하는 반도체 집적 회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970014848A 1996-04-22 1997-04-22 동일한 반도체칩상에 프로세서를 집적화하는데 적합한 멀티뱅크 dram KR100260288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8100146A JPH09288614A (ja) 1996-04-22 1996-04-22 半導体集積回路装置、半導体記憶装置およびそのための制御回路
JP96-100146 1996-04-22

Publications (2)

Publication Number Publication Date
KR970071830A true KR970071830A (ko) 1997-11-07
KR100260288B1 KR100260288B1 (ko) 2000-07-01

Family

ID=14266186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014848A KR100260288B1 (ko) 1996-04-22 1997-04-22 동일한 반도체칩상에 프로세서를 집적화하는데 적합한 멀티뱅크 dram

Country Status (4)

Country Link
US (3) US5774409A (ko)
JP (1) JPH09288614A (ko)
KR (1) KR100260288B1 (ko)
TW (1) TW330257B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517544B1 (ko) * 1999-01-20 2005-09-28 삼성전자주식회사 멀티-뱅크 플래시 메모리 장치

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10143428A (ja) * 1996-11-07 1998-05-29 Nec Niigata Ltd 省電力用のメモリ制御システムおよびメモリ制御回路
JP3884299B2 (ja) * 1996-03-11 2007-02-21 株式会社東芝 半導体記憶装置
JPH09288614A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体集積回路装置、半導体記憶装置およびそのための制御回路
KR100230412B1 (ko) * 1997-03-08 1999-11-15 윤종용 멀티 뱅크를 갖는 반도체 메모리장치
US6009501A (en) 1997-06-18 1999-12-28 Micron Technology, Inc. Method and apparatus for local control signal generation in a memory device
US6032220A (en) * 1997-07-18 2000-02-29 Micron Technology, Inc. Memory device with dual timing and signal latching control
US6553467B1 (en) * 1997-08-12 2003-04-22 Intel Corporation Bank information pre-decode apparatus
US6075744A (en) * 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
WO1999019805A1 (en) * 1997-10-10 1999-04-22 Rambus Incorporated Method and apparatus for two step memory write operations
AU9693398A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Apparatus and method for pipelined memory operations
JP3077651B2 (ja) * 1997-11-17 2000-08-14 日本電気株式会社 半導体記憶装置
US6003111A (en) * 1997-11-19 1999-12-14 Intel Corporation Bank state tracking method and device
JP3259764B2 (ja) * 1997-11-28 2002-02-25 日本電気株式会社 半導体記憶装置
US6351427B1 (en) * 1997-12-10 2002-02-26 Texas Instruments Incorporated Stored write scheme for high speed/wide bandwidth memory devices
US5959929A (en) 1997-12-29 1999-09-28 Micron Technology, Inc. Method for writing to multiple banks of a memory device
KR100295641B1 (ko) * 1998-01-23 2001-08-07 김영환 글로벌워드라인드라이버
JP3786521B2 (ja) 1998-07-01 2006-06-14 株式会社日立製作所 半導体集積回路及びデータ処理システム
US6298413B1 (en) 1998-11-19 2001-10-02 Micron Technology, Inc. Apparatus for controlling refresh of a multibank memory device
US6587918B1 (en) * 1998-11-19 2003-07-01 Micron Technology, Inc. Method for controlling refresh of a multibank memory device
JP3797810B2 (ja) 1998-11-30 2006-07-19 松下電器産業株式会社 半導体装置
US6356485B1 (en) * 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
US6535415B2 (en) * 1999-02-22 2003-03-18 Hitachi, Ltd. Semiconductor device
US6178133B1 (en) * 1999-03-01 2001-01-23 Micron Technology, Inc. Method and system for accessing rows in multiple memory banks within an integrated circuit
DE19916913A1 (de) * 1999-04-14 2000-10-26 Siemens Ag Halbleiterspeicher mit Speicherbänken
US6404694B2 (en) * 1999-08-16 2002-06-11 Hitachi, Ltd. Semiconductor memory device with address comparing functions
KR100302489B1 (ko) * 1999-10-11 2001-11-02 윤종용 반도체 메모리 장치 및 이 장치의 배치방법
US6611796B1 (en) * 1999-10-20 2003-08-26 Texas Instruments Incorporated Method and apparatus for combining memory blocks for in circuit emulation
US6782466B1 (en) * 1999-11-24 2004-08-24 Koninklijke Philips Electronics N.V. Arrangement and method for accessing data in a virtual memory arrangement
WO2001059573A1 (fr) * 2000-02-07 2001-08-16 Hitachi, Ltd. Dispositif de traitement de l'information et circuit integre a semi-conducteurs
JP2001229670A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp 半導体記憶装置
EP1130601B1 (en) * 2000-02-29 2005-01-26 STMicroelectronics S.r.l. Column decoder circuit for page reading of a semiconductor memory
US6470433B1 (en) * 2000-04-29 2002-10-22 Hewlett-Packard Company Modified aggressive precharge DRAM controller
KR100399034B1 (ko) * 2000-05-02 2003-09-22 한국과학기술원 효율적 메모리 셀 어레이 관리 방법
US6859399B1 (en) 2000-05-17 2005-02-22 Marvell International, Ltd. Memory architecture and system and multiport interface protocol
US6535966B1 (en) * 2000-05-17 2003-03-18 Sun Microsystems, Inc. System and method for using a page tracking buffer to reduce main memory latency in a computer system
FR2820874B1 (fr) * 2001-02-13 2003-05-30 St Microelectronics Sa Procede de gestion a acces aleatoire et rapide d'une memoire dram
US6697909B1 (en) 2000-09-12 2004-02-24 International Business Machines Corporation Method and apparatus for performing data access and refresh operations in different sub-arrays of a DRAM cache memory
US6535445B1 (en) * 2001-01-03 2003-03-18 Cypress Semiconductor Corp. Method of controlling a memory cell refresh circuit using charge sharing
US7088604B2 (en) * 2001-03-15 2006-08-08 Micron Technology, Inc. Multi-bank memory
US6829195B2 (en) * 2001-03-22 2004-12-07 Fujitsu Limited Semiconductor memory device and information processing system
DE10129315A1 (de) * 2001-03-28 2003-01-02 Infineon Technologies Ag Dynamischer Halbleiterspeicher mit Refresh
KR100396894B1 (ko) * 2001-06-27 2003-09-02 삼성전자주식회사 버스 효율을 향상시키는 메모리 시스템 및 반도체 메모리장치와 상기 반도체 메모리 장치의 리프레쉬 방법
US6510091B1 (en) * 2001-08-01 2003-01-21 International Business Machines Corporation Dynamic precharge decode scheme for fast DRAM
EP1433260A4 (en) 2001-09-20 2009-04-22 Timothy B Higginson UNIVERSAL KEYBOARD
US6683816B2 (en) * 2001-10-05 2004-01-27 Hewlett-Packard Development Company, L.P. Access control system for multi-banked DRAM memory
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
US7366822B2 (en) * 2001-11-26 2008-04-29 Samsung Electronics Co., Ltd. Semiconductor memory device capable of reading and writing data at the same time
KR100443910B1 (ko) * 2001-12-17 2004-08-09 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 메모리 셀 억세스 방법
US6798711B2 (en) * 2002-03-19 2004-09-28 Micron Technology, Inc. Memory with address management
US6731548B2 (en) * 2002-06-07 2004-05-04 Micron Technology, Inc. Reduced power registered memory module and method
KR100686256B1 (ko) * 2002-06-14 2007-02-22 정은수 원적외선 지압용 조끼
JP4041358B2 (ja) * 2002-07-04 2008-01-30 富士通株式会社 半導体メモリ
US7085973B1 (en) 2002-07-09 2006-08-01 Xilinx, Inc. Testing address lines of a memory controller
US7054999B2 (en) * 2002-08-02 2006-05-30 Intel Corporation High speed DRAM cache architecture
KR100557590B1 (ko) * 2002-12-26 2006-03-03 주식회사 하이닉스반도체 반도체 메모리 장치의 오토 리프레시 제어회로
US7502901B2 (en) * 2003-03-26 2009-03-10 Panasonic Corporation Memory replacement mechanism in semiconductor device
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
KR100593145B1 (ko) * 2003-12-30 2006-06-26 주식회사 하이닉스반도체 반도체 메모리 소자의 메인 로우 디코더
KR100618858B1 (ko) * 2004-08-31 2006-08-31 삼성전자주식회사 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
US7088638B1 (en) * 2005-02-09 2006-08-08 International Business Machines Corporation Global and local read control synchronization method and system for a memory array configured with multiple memory subarrays
KR100632371B1 (ko) * 2005-02-15 2006-10-11 삼성전자주식회사 페이지 사이즈가 가변될 수 있는 반도체 메모리 장치 및 이의 구동방법
US7757061B2 (en) 2005-05-03 2010-07-13 Micron Technology, Inc. System and method for decoding commands based on command signals and operating state
US7433261B2 (en) * 2005-10-17 2008-10-07 Infineon Technologies Ag Directed auto-refresh for a dynamic random access memory
TWI301270B (en) * 2006-06-30 2008-09-21 Winbond Electronics Corp Semiconductor memory and circuit and method of decoding address for the same
US7478119B2 (en) * 2006-07-03 2009-01-13 Sun Microsystems, Inc. System and method for transposing memory patterns within the physical memory space
JP2008117242A (ja) 2006-11-07 2008-05-22 Seiko Epson Corp データ転送制御装置、及び、データ転送制御方法
KR100827694B1 (ko) * 2006-11-09 2008-05-07 삼성전자주식회사 반도체 메모리 장치의 서브워드라인 드라이버들의 레이아웃구조
US7900018B2 (en) * 2006-12-05 2011-03-01 Electronics And Telecommunications Research Institute Embedded system and page relocation method therefor
JP5034551B2 (ja) * 2007-02-26 2012-09-26 富士通セミコンダクター株式会社 メモリコントローラ、半導体メモリのアクセス制御方法およびシステム
DE102007036990B4 (de) * 2007-08-06 2013-10-10 Qimonda Ag Verfahren zum Betrieb einer Speichervorrichtung, Speichereinrichtung und Speichervorrichtung
KR100909630B1 (ko) * 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
JP2009151903A (ja) * 2007-12-21 2009-07-09 Elpida Memory Inc 半導体記憶装置
KR100929826B1 (ko) * 2008-06-04 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 소자
US7996647B2 (en) * 2008-07-23 2011-08-09 Microchip Technology Incorporated Enhanced microprocessor or microcontroller
US8458443B2 (en) * 2008-09-08 2013-06-04 Smsc Holdings S.A.R.L. VLIW processor with execution units executing instructions from instruction queues and accessing data queues to read and write operands
JP2010146620A (ja) 2008-12-17 2010-07-01 Elpida Memory Inc 半導体記憶装置
KR101115453B1 (ko) * 2010-02-26 2012-02-24 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
KR101197273B1 (ko) * 2011-01-27 2012-11-05 에스케이하이닉스 주식회사 리프레쉬회로
US8588022B2 (en) 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR20130031485A (ko) * 2011-09-21 2013-03-29 에스케이하이닉스 주식회사 불휘발성 메모리 장치
KR20140023806A (ko) * 2012-08-17 2014-02-27 삼성전자주식회사 자기 저항 메모리 장치의 배치 구조
JP6497393B2 (ja) * 2014-10-31 2019-04-10 ソニー株式会社 メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法
KR20160054238A (ko) * 2014-11-06 2016-05-16 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 구동 방법
US10217494B2 (en) * 2017-06-28 2019-02-26 Apple Inc. Global bit line pre-charging and data latching in multi-banked memories using a delayed reset latch
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
CN110729006B (zh) 2018-07-16 2022-07-05 超威半导体(上海)有限公司 存储器控制器中的刷新方案
US11119671B2 (en) * 2020-02-14 2021-09-14 Elite Semiconductor Memory Technology Inc. Method for facilitating a memory system operable in advance during power-up, memory controller therefor, and memory system capable of being operable in advance during power-up

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652723A (en) * 1991-04-18 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JPH05143445A (ja) * 1991-11-15 1993-06-11 Yokogawa Electric Corp 仮想記憶コンピユータのメモリ高速化機構
JP2775549B2 (ja) * 1992-05-08 1998-07-16 三菱電機株式会社 連想メモリセルおよび連想メモリ回路
JP3346827B2 (ja) * 1993-05-25 2002-11-18 三菱電機株式会社 同期型半導体記憶装置
JPH07201191A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 不揮発性半導体メモリ装置
JPH07248963A (ja) * 1994-03-08 1995-09-26 Nec Corp Ｄｒａｍ制御装置
JPH08212185A (ja) * 1995-01-31 1996-08-20 Mitsubishi Electric Corp マイクロコンピュータ
US5663923A (en) * 1995-04-28 1997-09-02 Intel Corporation Nonvolatile memory blocking architecture
US5621690A (en) * 1995-04-28 1997-04-15 Intel Corporation Nonvolatile memory blocking architecture and redundancy
US5617555A (en) * 1995-11-30 1997-04-01 Alliance Semiconductor Corporation Burst random access memory employing sequenced banks of local tri-state drivers
JPH09288614A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体集積回路装置、半導体記憶装置およびそのための制御回路
US5940848A (en) * 1997-01-14 1999-08-17 Intel Corporation Computer system and method for efficiently controlling the opening and closing of pages for an aborted row on page miss cycle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517544B1 (ko) * 1999-01-20 2005-09-28 삼성전자주식회사 멀티-뱅크 플래시 메모리 장치

Also Published As

Publication number Publication date
US6233195B1 (en) 2001-05-15
JPH09288614A (ja) 1997-11-04
US5940342A (en) 1999-08-17
TW330257B (en) 1998-04-21
US5774409A (en) 1998-06-30
KR100260288B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
KR970071830A (ko) 동일한 반도체칩상에 프로세서를 집적화하는데 적합한 멀티뱅크 dram
US5519664A (en) Dynamic random access memory persistent page implemented as processor register sets
CN1137491C (zh) 动态随机存取存储器中的译码自动刷新模式
US5649154A (en) Cache memory system having secondary cache integrated with primary cache for use with VLSI circuits
US7278013B2 (en) Apparatus having a cache and a loop buffer
JPH08328958A (ja) 命令キャッシュ、キャッシュメモリ装置及びその方法
KR950020713A (ko) 다이나믹 반도체기억장치
JPH10312681A (ja) 付随するｓｒａｍキャッシュと内部リフレッシュ制御とを備えたｄｒａｍメモリ・アレイを用いるエンハンス型信号処理ｒａｍデバイス
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
US8572320B1 (en) Memory devices and systems including cache devices for memory modules
KR970067364A (ko) 멀티모드 캐시 메모리
US7023747B2 (en) Semiconductor memory device and address conversion circuit
JP2000099389A (ja) Ｅｄｒａｍを組込んだ集積回路及びデ―タ・アクセス方法
JPH1139857A (ja) メモリシステム及び情報処理システム
US6359827B1 (en) Method of constructing a very wide, very fast distributed memory
JP3688736B2 (ja) データメモリ
JPH0969287A (ja) 半導体集積回路装置
US20180088829A1 (en) Area efficient architecture for multi way read on highly associative content addressable memory (cam) arrays
JP3540388B2 (ja) コンピュータシステム
KR0158487B1 (ko) 반도체 메모리 캐쉬메모리 제어장치 및 그 방법
Händler A unified associative and von-neumann processor EGPP and EGPP-array
US6868033B2 (en) Dual array read port functionality from a one port SRAM
KR100840540B1 (ko) 시스템 온 칩을 위한 임베디드 메모리
KR0184474B1 (ko) 반도체 메모리 장치의 메모리 활성화방법
KR960704270A (ko) 라이트 히트후 지연없는 저전력, 고성능, 온칩 캐쉬(low power, high performance, on-chip cache with no stall after a write hit)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee