KR100399034B1 - 효율적 메모리 셀 어레이 관리 방법 - Google Patents

효율적 메모리 셀 어레이 관리 방법 Download PDF

Info

Publication number
KR100399034B1
KR100399034B1 KR10-2000-0023569A KR20000023569A KR100399034B1 KR 100399034 B1 KR100399034 B1 KR 100399034B1 KR 20000023569 A KR20000023569 A KR 20000023569A KR 100399034 B1 KR100399034 B1 KR 100399034B1
Authority
KR
South Korea
Prior art keywords
cell array
segments
window
memory cell
segment
Prior art date
Application number
KR10-2000-0023569A
Other languages
English (en)
Other versions
KR20010104499A (ko
Inventor
박용하
유회준
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR10-2000-0023569A priority Critical patent/KR100399034B1/ko
Priority to US09/765,652 priority patent/US6608793B2/en
Publication of KR20010104499A publication Critical patent/KR20010104499A/ko
Application granted granted Critical
Publication of KR100399034B1 publication Critical patent/KR100399034B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명은 효율적인 메모리 셀 어레이 관리를 위한 방법에 관한 것으로서, 특히 새로운 메모리 셀 어레이 관리 방법을 통해 전력소비를 감소시키고 메모리 시스템의 성능을 향상시키는 방법에 관한 것이며, 이를 위해 본 발명은 메모리 셀 어레이 관리에 있어서 분할구동 방식, 적응 창 제어 방식, 결합 매핑 방식 및 뱅크 강화 방식을 제안하고 있다.

Description

효율적 메모리 셀 어레이 관리 방법{The Efficient Management of Memory Cell Array}
본 발명은 효율적인 메모리 셀 어레이 관리에 관한 것으로서, 더욱 상세하게는 효율적으로 메모리를 액세스하기 위한 메모리 셀 어레이 관리방법에 관한 것이다.
종래에는 디램 메모리 동작에 있어서, 성능의 제약은 수행시간이 가장 긴 메모리 로우 사이클 동작에 기인하며, 랜덤 로우 사이클의 수행은 메모리 성능을 감소시킨다.이와 같은 이유로 랜덤 로우 사이클의 처리에 필요한 수행 시간을 최소화하기 위한 방법으로 로우 사이클의 수행 시간 자체를 감소시키려는 노력과, 상대적으로 수행 시간이 짧은 동작으로 대체하려는 노력이 이루어 졌다. 전자의 경우 로우 사이클 수행시간 중에서 가장 큰 비중을 차지하는 워드라인 활성화 시간을 줄이기 위해서 긴 워드라인을 여러 개로 나누고 RC시정수를 최소화하여 구동시간을 단축시킨 서브워드라인 방식(T.Sugibayashi,et al., "A 30ns 256-Mb DRAM with a Multi divided Array Structure" IEEE Journal of Solid State Circuit, pp1092~1098.Nov.,1993 /T Murotani, et al., "Hierarchical Word Line Architecture for Large Capacity DRAM" IEICE Trans. Electron., pp550~556,Apr.,1997)으로 대표된다.
후자의 경우 여러 개의 메모리 뱅크를 두고 각 뱅크를 서로 번갈아 수행하는 다중 뱅크방식, 메모리 센스 앰프 주위에 한 페이지 분량의 에스램(SRAM)을 두어 캐쉬 히트가 발생할 경우 로우 사이클을 생략하여 성능 향상을 추구한 이디램(EDRAM:Enhanced DRAM) 방식, 고속 동작을 수행하는 에스램을 디램에 함께 집적하여 캐쉬 히트 발생시에 로우 사이클을 생략할 수 있도록 한 시디램(CDRAM:Cache DRAM)방식이 개발되어 있다.
그러나 상기와 같은 방식에서 DRAM의 경우 용량이 증가됨에 따라서 동일한 뱅크에 포함되는 셀의 용량이 증가되고, 특히 하나의 워드라인에 의해서 활성화 되는 셀 용량 증가는 불필요한 활성화 페이지의 증대로 전력 소비의 주된 원인으로 작용한다. 상기와 같은 문제점은 아래의 표 1을 통해 확인할 수 있다. 표 1은 64Mb, 128Mb, 256Mb SDRAM(×8,4Bank)의 동작 전류(OPERATING CURRENT)를 나타낸 것이다.
×8,4Bank Row Add Bank Add Col Add Operating Current*
64Mb RA0 -RA11 BA0 ,BA1 CA0 -CA8 95mA - 115mA
128Mb RA0 -RA11 BA0 ,BA1 CA0 -CA9 115mA - 150mA
256Mb RA0 -RA12 BA0 ,BA1 CA0 -CA9 115mA - 140mA
상기 표 1에 나타나 있는 바와 같이 로우 어드레스의 증가보다 칼럼 어드레스의 증가에 따른 전류소모의 증가가 더욱 뚜렷함을 알 수 있다.
따라서 본 발명의 목적은 랜덤 로우 사이클의 수행과정에서 성능의 감소를 방지하는 효율적 메모리 셀 어레이 관리 방법을 제공함에 있다.
본 발명의 또 다른 목적은 수행시간이 긴 랜덤 로우 사이클의 발생 빈도 자체를 감소시킴으로서 메모리 시스템 성능을 향상시킬 수 있는 효율적인 메모리 셀 어레이 관리 방법을 제공함에 있다.
또한, 본 발명의 다른 목적은 불필요한 센스앰프의 활성화를 방지하여 전력소비를 줄여 효율 향상을 가져올 수 있는 효율적인 메모리 셀 어레이 관리 방법을 제공함에 있다.
도 1은 본 발명의 실시예에 따른 분할 구동(PARTIAL SEGMENT ACTIVATION) 과정을 설명하기 위한 메모리 세그먼트 배열 예시도.
도 2는 본 발명의 실시예에 따른 적응 윈도우 제어(ADAPTIVE WINDOW CONTROL) 방법을 설명하기 위한 도면.
도 3a 및 도 3b는 본 발명의 실시예에 따른 결합 매핑의 메모리 어드레스 공간에서 활성 윈도우가 차지하는 영역을 나타내는 예시도.
도 4는 본 발명에 따른 방법들이 다양한 메모리 용량에 대해 적용된 성능 비교 결과 그래프.
상기 목적을 달성하기 위한 본 발명은 4개의 독립적인 메모리 셀 어레이 관리방법인 분할구동(PARTIAL SEGMENT ACTIVATION), 적응 창 제어(ADAPTIVE WINDOW CONTROL), 결합 매핑(ASSOCIATIVE MAPPING), 뱅크강화(ENHANCED BANK INTERLEAVING)를 각각 또는 조합함으로써, 메모리 시스템의 전력소비를 줄이고 성능을 향상시키는 것을 특징으로 한다. 즉, 본 발명은 메모리 셀 어레이 관리에 있어서 세그먼트 단위의 상위 레벨 운용방식을 택하고 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 그리고 본 발명을 설명함에 있어 본 발명의 요지를 불명료하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략하기로 한다.
도 1은 본 발명의 실시예에 따른 분할 구동(PARTIAL SEGMENT ACTIVATION) 과정을 설명하기 위한 메모리 구성도로, 도 1에 도시한 바와 같이 세그먼트 단위로 구별된 N+1개의 셀 어레이와, 상기 각 셀 어레이와 각각 연결된 센스앰프, 상기 셀 어레이를 구성하고 셀에 정보를 입출력하는 워드라인과 비트라인, 로우어드레스(14)의 제어에 의해 상기 N+1개의 셀 어레이 전부를 선택하는 메인워드라인, 일정 셀 어레이를 선택하는 서브워드라인, 상기 서브워드라인의 셀 어레이 선택을 제어하는 로우 어드레스(12)와 컬럼 어드레스(22), 상기 로우 어드레스(12) 및 컬럼 어드레스(22)와 연결되고 각 셀 어레이에 제어 신호를 공급하는 앤드 게이트로 구성되어 있다.
상술한 구성을 가지는 메모리의 동작을 살펴보면 로우 어드레스(10)의 하위 2비트들(12)을 제외한 상위비트들(14)로 메인워드라인을 활성화 시키고, 상기 행 어드레스(10)의 하위 2비트들(12)과 컬럼 어드레스(20)의 상위비트들(22)의 조합으로 일부 세그먼트들에 포함되는 서브워드라인만 활성화 시킨다. 즉,상기 구조에서는 로우 어드레스(10)와 컬럼 어드레스(20)를 함께 디코딩하여 필요한 세그먼트들의 서브워드라인만을 활성화 시킴으로써, 컬럼 어드레스에 의한 선택제어가 이루어진다. 서브워드라인 선택시 주요 결정 요인이 컬럼 어드레스이므로 이는 컬럼 어드레스(20)로 취급될 수 있다. 이처럼 활성화 페이지를 컬럼 어드레스(20)가 관장할 수 있는 모든 어드레스영역이 아니라 세그먼트들의 일부만 한정 시키게 됨으로써 한 번에 동작하는 센스앰프의 개수를 감소시켜 저전력 동작을 보장한다.
도 2는 본 발명의 실시예에 따른 적응 윈도우 제어(ADAPTIVE WINDOW CONTROL) 방법을 나타내는 예시도로, 도 2에 도시한 바와 같이 세그먼트 단위의 셀 어레이들 중 일부로 윈도우를 구성한다.
그 동작을 보면 현재 활성화된 세그먼트45외에도 전력여유(Power Margin)가 허용하는 범위에서 추가적인 활성화 세그먼트(44,46,47)를 포함하도록 윈도우40을 설정하고 이를 관리함으로써 다음에 활성화될 세그먼트46이 윈도우55 내부에 포함될 수 있는 확률을 증가시킨 것이다. 도 2에서 4개의 세그먼트들(44,45,46,47 또는45,46,47,48)에 포함된 셀들이 한 페이지를 구성한다고 가정하였다. 그리고 3개의 세그먼트들(44,46,47)은 활성 윈도우40의 페이지 미스(PAGE MISS)를 줄이기 위해 컬럼 어드레스에 의해 확정된 세그먼트45와 함께 활성화되고 상기 세그먼트 중 하나인 세그먼트44는 윈도우 이동에 따라 비활성화 된다. 또한 상기 세그먼트48는 윈도우 이동에 따라서 새롭게 활성화 된 세그먼트이다. 도 2의 a와 b에서, 어드레스가 순차적으로 증가할 때, 현재 활성화된 윈도우40 내부에서 다음 컬럼 억세스(ACCESS)가 존재하여 다음 메모리 영역을 요구하는 윈도우 히트(WINDOW HIT)가 발생한 경우에도 새로운 컬럼 어드레스를 중심으로 새로운 윈도우 55를 설정하고 미리 활성화 시킨다면, 이때 새롭게 활성화되는 세그먼트의 개수는 항상 윈도우 크기보다 작게 되므로 전력소비를 최소화하면서도 윈도우 히트에 대한 동일한 기대치를 유지할 수가 있다. 특히 기존 활성화 페이지 내부에서 컬럼 어드레스가 순차적으로 증가하거나 감소하면서 발생하는 데이터의 처리에 있어서는 단순한 히스토리 비트(HISTORY BIT)를 이용한 예측만으로 90%의 히트율을 보이게 된다. 로우 어드레스는 동일하지만 컬럼 어드레스의 차이로 윈도우 미스가 발생할 경우 현재 활성화된 윈도우40의 프리차지(PRE-CHARGE)와 앞으로 활성화될 서브 워드라인의 구동을 중첩할 수가 있으므로 프리차지에 필요한 시간을 절약할 수 있다. 그 외에도 분할구동과 함께 사용된 경우 다양한 적응 윈도우 제어 알고리즘을 통하여 서브워드라인을 관리함으로써 전력소모도 줄이면서 효율적인 메모리의 동작을 유도할 수 있다. 그러므로 상기 분할구동을 적용함에 있어서 단점으로 지적될 수 있는 활성화 페이지의 감소를 극복할 수 있는 방법으로 적용될 수 있다. 이것은 활성화 페이지의 크기가 감소할 경우 고속으로 동작할 수 있는 컬럼 어드레스 영역이 감소하기 때문에 발생할 수 있는 성능저하를 막아준다.
도 3b는 본 발명의 실시예에 따른 결합 매핑 방식의 메모리 어드레스 공간에서 활성 윈도우가 차지하는 영역을 나타내는 예시도로, 결합 매핑 방식은 상기 언급한 적응 윈도우 제어와 병행하여 사용될 수 있는 서브워드라인 관리방법이다. 결합매핑을 이용한 히트율 향상방법을 살펴보면 앞서 제안한 히스토리 비트를 통한 예측만으로도 종전의 활성화 페이지 내부에서 발생하는 연속적인 접근에 대해서는 높은 히트율을 보이기 때문에, 이 부분에 대한 윈도우 크기는 더욱 감소하여도 윈도우 예측을 통한 프리페치(PRE-FETCH)에 의해서 전체 성능에는 큰 영향을 주지 않는다. 따라서 적응 윈도우 에서 사용된 윈도우의 크기가 1/N로 감소할 경우 동일 페이지위에서 일정한 옵셋을 가진 N개의 윈도우를 활용할 수 있다. 이와같이 도 3a는 결합매핑을 하지 않은 경우의 활성화 윈도우(65)로 설정된 어드레스 영역을, 도 3b는 컬럼 어드레스 상위 2비트들을 이용하여 4개의 그룹으로 결합 매핑한 경우의 활성화 윈도우(60,61,62,63)를 메모리 어드레스 스페이스상에 나타낸 예시도이다. 도 3b의 경우, 동일한 페이지 내부의 메모리 어드레스상에서 발생하는 어드레스 점프 동작에 보다 능동적으로 대처하게 된다.
또한 상기에 기술한 여러가지 효율적 메모리 셀 어레이 관리 방법 중에서, 분할 구동과 적응 윈도우 제어를 병행한 방법으로, 윈도우에 포함되는 복수개의 세그먼트를 활성화시킴에 있어서 한 번에 모든 세그먼트를 활성화시키는 과정에서 발생하는 전력소모를 감소시키기 위하여 비를 분할하여 조금씩 여러번 활성화시키는 분할구동을 적용하면, 순간적인 전류의 과도한 흐름을 억제시켜 그라운드 또는 파워라인의 변동에 기인한 잡음을 최소화 할 수 있다. 상기 분할 구동 방식은 윈도우 기반의 세그먼트 구조가 아닌 일반적인 서브워드라인 활성화 단계에서도 적용이 가능한 방법이다.
그리고,본 발명의 실시예에 따른 효율적 디램 컬럼 운영방법의 하나인 뱅크강화를 설명하면, 뱅크의 개수는 종전과 같이 유지하면서 분할구동에서 발생하는 성능감소의 원인을 적응 윈도우 제어와 결합매핑을 적용하여 저전력 동작에 중점을 둔 경우와는 반대로, 분할구동에 의해서 감소한 활성화 페이지에서 발생하는 전력마진을 추가적인 뱅크의 증가로 연결시켜 전력소비는 종전과 동일하도록 유지하면서 뱅크 인터리빙(INTERLEAVING)에 의한 성능향상을 추구한 구조이다. 이는 종전의 DRAM들이 뱅크 증가에 따라 발생하는 추가적인 과전류로 인한 동작의 오류를 쉽게 극복할 수 있는 것이다. 또한 뱅크 강화 방법에서는 상기 여러 효율적 메모리 셀 어레이 관리 방법들을 병행하여 더욱 효율적인 메모리 셀 어레이 관리를 할 수 있다. 상술한 병행 방법의 실시예들을 하기에서 살펴보자.
뱅크 강화 방법의 제 1실시예로, 복수개의 메모리 뱅크를 가지는 메모리 셀 어레이 관리 방법에 있어서, 복수개의 메모리 뱅크중 임의의 뱅크 내부에서 로우 어드레스중 일부 비트 정보를 제외한 나머지 비트 정보로 메인워드라인을 활성화 시키고, 상기 로우 어드레스중 제외된 상기 일부 비트 정보와 컬럼 어드레스중 일부 비트 정보의 조합을 디코딩하여 필요한 세그먼트의 서브워드라인만을 활성화 시키고, 상기 활성화된 메모리 뱅크 이외의 메모리 뱅크를 선택하여 그 내부에서 로우 어드레스중 일부 비트 정보를 제외한 나머지 비트 정보로 메인워드라인을 활성화 시키고, 상기 로우 어드레스중 제외된 상기 일부 비트 정보와 컬럼 어드레스중 일부 비트 정보의 조합을 디코딩하여 필요한 세그먼트의 서브워드라인만을 활성화시켜 효율적으로 메모리 칼럼을 운용하는 방법이 있다.
뱅크 강화 방법의 제 2실시예로, 복수개의 메모리 뱅크를 가지는 메모리 셀 어레이 관리 방법에 있어서, 복수개의 메모리 뱅크중 임의의 뱅크 내부에서 로우 어드레스중 일부 비트 정보를 제외한 나머지 비트 정보로 메인워드라인을 활성화 시키고, 상기 로우 어드레스중 제외된 상기 일부 비트 정보와 컬럼 어드레스중 일부 비트 정보의 조합을 디코딩하여 필요한 세그먼트의 서브워드라인만 활성화 시킨다. 상기 활성화된 세그먼트 주변의 인접 세그먼트들을 포함하는 윈도우를 설정하고 설정된 윈도우내에서 다음에 활성화할 세그먼트가 히트하는가를 검사한다. 이 때 활성화할 세그먼트 히트시 그를 기준으로 주변 인접 세그먼트들을 포함하는 새로운 윈도우를 설정한다. 또한 상기 활성화된 메모리 뱅크 이외의 메모리 뱅크를 선택하여 그 내부에서 상술한 바와 같이 필요한 세그먼트의 서브워드라인만 활성화 시키고, 상기 활성화된 세그먼트의 인접 세그먼트들을 포함하는 윈도우를 설정하고 상기 윈도우내에서 활성화할 세그먼트가 히트하는가를 검사 후 히트시 상기 활성화할 세그먼트를 기준으로 인접 세그먼트를 포함하는 새로운 윈도우를 설정하여 효율적으로 메모리 칼럼을 운용하는 방법이 있다.
뱅크 강화 방법의 제 3실시예로, 복수개의 메모리 뱅크를 가지는 메모리 셀어레이 관리 방법에 있어서, 복수개의 메모리 뱅크중 임의의 뱅크 내부에서 소정 개수의 세그먼트들을 활성화시키기 위한 윈도우를 설정하여 활성화시키고 설정된 윈도우내에서 다음에 활성화할 세그먼트가 히트하는가를 검사하고 활성화할 세그먼트 히트시 그를 기준으로 주변 인접 세그먼트들을 포함하는 새로운 윈도우를 설정함에 있어서 매핑을 이용하여 윈도우를 설정한다. 또한 상기 활성화된 메모리 뱅크 이외의 메모리 뱅크를 선택하여 그 내부에서 상술한 바와 같이 윈도우를 설정하여 활성화시키고 상기 윈도우에서 활성화할 세그먼트가 히트하는가를 검사후 히트시 그를 기준으로 인접 세그먼트들을 포함하는 새로운 윈도우를 설정함에 있어서 매핑을 이용하여 윈도우를 설정하여 효율적으로 메모리 칼럼을 운용하는 방법이 있다.
구분 Simulation 조건(×8 구조)
용량Scheme 64Mb 128Mb 256Mb
A SDRAM 4K, 4Bank 8K, 4Bank 8K, 4Bank
B PSA 2K, 4Bank 2K, 4Bank 2K, 4Bank
C PSA + EBI(50%) 2K, 8Bank 2K, 8Bank
D PSA + EBI(100%) 2K, 8Bank 2K, 16Bank 2K, 16Bank
E PSA + AWC + EBI(50%) 2K, 8Bank 2K, 8Bank
F PSA + AWC + EBI(100%) 2K, 8Bank 2K, 16Bank 2K, 16Bank
상술한 바와 같이 본 발명은 메모리 셀 어레이 관리 방법으로 분할구동,적응 윈도우 제어, 결합매핑 및 뱅크강화를 통해 메모리 소자의 저전력 구동이 가능하고 메모리 소자의 성능을 높일 수 있다. 구체적으로는 64MB DRAM이후 고용량 메모리의 사용으로 전환됨에 있어서 지금까지 사용하던 메모리 코어의 설계방법 외에 저전력화, 고성능화를 따르는 추세이어서 분할구동(PSA),적응 창 제어(AWC), 뱅크강화(EBI), 결합매핑(ASM) 등의 조합을 이용한 다양화 전략을 추진하면 이.엠.엘(EML)용 메모리 구조로써 뿐만 아니라 현재 상용화되고 있거나 차세대 DRAM 표준으로 자리잡으리라 예상되는 디.디.알 디램(DDR DRAM) 이나 알.디램 인터페이스(RDRAM INTERFACE)와 결합하여 저전력화 및 고성능화를 추구할 수 있는 효과가 있다.

Claims (9)

  1. 셀 어레이가 다수개의 세그먼트로 분할되고, 각 세그먼트에 포함된 워드라인은 해당 서브워드라인 드라이버가 구동시키는 메모리 셀 어레이에 있어서,
    로우 어드레스중 일부 비트 정보를 제외한 나머지 비트 정보로 메인워드라인을 활성화 시키는 제1단계와,
    상기 로우 어드레스중 제외된 상기 일부 비트 정보와 컬럼 어드레스중 일부 비트 정보의 조합을 디코딩하여 필요한 세그먼트의 서브워드라인만 활성화 시키는 제2단계와,
    활성화된 서브워드라인에 연결된 센스앰프들을 동작시키는 제3단계로 이루어짐을 특징으로 하는 분할구동 방식을 이용한 효율적 메모리 셀 어레이 관리 방법.
  2. 셀 어레이가 다수개의 세그먼트로 분할되고, 각 세그먼트에 포함된 워드라인은 해당 서브워드라인 드라이버가 구동시키는 메모리 셀 어레이 관리 방법에 있어서,
    컬럼 억세스에 의해 활성화될 세그먼트와 그 인접 세그먼트들을 미리 정해진 수만큼 포함하는 윈도우를 설정하여 윈도우 내의 세그먼트들을 함께 활성화하고, 새로운 컬럼 억세스시에는 새로 활성화할 세그먼트와 그 인접 세그먼트들을 상기 수만큼 포함하도록 윈도우를 이동하여 새 윈도우 내의 세그먼트들을 활성화하는 것을 특징으로 하는 적응 창 제어 방식을 이용한 효율적 메모리 셀 어레이 관리 방법.
  3. 제 2 항에 있어서,
    상기 윈도우의 수를 복수로 유지하여 히트율을 높이는 것을 특징으로 하는 결합 매핑 방식을 이용한 효율적 메모리 셀 어레이 관리 방법.
  4. 제 2 항에 있어서,
    윈도우 내의 세그먼트들을 동시에 활성화시킬 때 발생하는 순간적인 전력 소모를 감소시키기 위하여 상기 세그먼트들을 둘 이상으로 나누어 차례로 활성화시키는 것을 특징으로 하는 분할구동 및 적응 창 제어 병용 방식을 이용한 효율적 메모리 셀 어레이 관리 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 분할구동 방식, 적응 창 제어 방식, 결합 매핑 방식, 그리고 분할구동 및 적응 창 제어 병용 방식의 사용으로 감소된 전력 소모량으로 운영될 수 있는 수의 메모리 뱅크를 추가하는 것을 특징으로 하는 뱅크 강화 방식을 이용한 효율적 메모리 셀 어레이 관리방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR10-2000-0023569A 2000-05-02 2000-05-02 효율적 메모리 셀 어레이 관리 방법 KR100399034B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0023569A KR100399034B1 (ko) 2000-05-02 2000-05-02 효율적 메모리 셀 어레이 관리 방법
US09/765,652 US6608793B2 (en) 2000-05-02 2001-01-22 Efficient management method of memory cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0023569A KR100399034B1 (ko) 2000-05-02 2000-05-02 효율적 메모리 셀 어레이 관리 방법

Publications (2)

Publication Number Publication Date
KR20010104499A KR20010104499A (ko) 2001-11-26
KR100399034B1 true KR100399034B1 (ko) 2003-09-22

Family

ID=19667917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0023569A KR100399034B1 (ko) 2000-05-02 2000-05-02 효율적 메모리 셀 어레이 관리 방법

Country Status (2)

Country Link
US (1) US6608793B2 (ko)
KR (1) KR100399034B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0123416D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
KR100614640B1 (ko) * 2003-09-26 2006-08-22 삼성전자주식회사 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치
JP4192129B2 (ja) * 2004-09-13 2008-12-03 株式会社東芝 メモリ管理装置
US7793037B2 (en) * 2005-05-31 2010-09-07 Intel Corporation Partial page scheme for memory technologies
US7475192B2 (en) * 2005-07-12 2009-01-06 International Business Machines Corporation Cache organization for power optimized memory access
KR100974371B1 (ko) * 2005-10-26 2010-08-05 닛본 덴끼 가부시끼가이샤 에코 억압 방법 및 장치
US8443134B2 (en) * 2006-12-06 2013-05-14 Fusion-Io, Inc. Apparatus, system, and method for graceful cache device degradation
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US20080313364A1 (en) 2006-12-06 2008-12-18 David Flynn Apparatus, system, and method for remote direct memory access to a solid-state storage device
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
US8706968B2 (en) * 2007-12-06 2014-04-22 Fusion-Io, Inc. Apparatus, system, and method for redundant write caching
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US8972627B2 (en) 2009-09-09 2015-03-03 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
KR101689420B1 (ko) * 2009-09-09 2016-12-23 샌디스크 테크놀로지스 엘엘씨 저장 장치의 전력 감소 관리를 위한 장치, 시스템, 및 방법
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US8527693B2 (en) 2010-12-13 2013-09-03 Fusion IO, Inc. Apparatus, system, and method for auto-commit memory
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US8966184B2 (en) 2011-01-31 2015-02-24 Intelligent Intellectual Property Holdings 2, LLC. Apparatus, system, and method for managing eviction of data
US9141527B2 (en) 2011-02-25 2015-09-22 Intelligent Intellectual Property Holdings 2 Llc Managing cache pools
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
CN103377686B (zh) * 2012-04-24 2016-03-30 北京兆易创新科技股份有限公司 Nand Flash 存储器及实现 Nand Flash 存储器连续读操作的方法
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
US10009438B2 (en) 2015-05-20 2018-06-26 Sandisk Technologies Llc Transaction log acceleration

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129876A (ja) * 1994-10-28 1996-05-21 Nec Corp 半導体記憶装置
JPH09288614A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体集積回路装置、半導体記憶装置およびそのための制御回路

Also Published As

Publication number Publication date
KR20010104499A (ko) 2001-11-26
US6608793B2 (en) 2003-08-19
US20010049767A1 (en) 2001-12-06

Similar Documents

Publication Publication Date Title
KR100399034B1 (ko) 효율적 메모리 셀 어레이 관리 방법
JP4757334B2 (ja) 高速データアクセスのための半導体メモリ装置
US5680363A (en) Semiconductor memory capable of transferring data at a high speed between an SRAM and a DRAM array
US6603683B2 (en) Decoding scheme for a stacked bank architecture
US7573753B2 (en) Semiconductor device
KR100248878B1 (ko) 다이나믹ram
US8305834B2 (en) Semiconductor memory with memory cell portions having different access speeds
KR100618860B1 (ko) 메모리 장치의 리프레쉬시 센싱 노이즈를 감소시킬 수있는 어드레스 코딩 방법 및 이를 구현한 어드레스 디코더
KR100329680B1 (ko) 멀티레벨계층을가진메모리아키텍쳐
US6317351B2 (en) Associative cache memory capable of reconfiguring a K-way and N-set cache memory into a M-unit, K-way and N/M-set cache memory
US6801980B2 (en) Destructive-read random access memory system buffered with destructive-read memory cache
US6925028B2 (en) DRAM with multiple virtual bank architecture for random row access
CN1855299A (zh) 包含选择线的选择激活的随机存取存储器
US6674676B1 (en) Column redundancy system and method for a micro-cell embedded DRAM (e-DRAM) architecture
US6055202A (en) Multi-bank architecture for a wide I/O DRAM
US6876557B2 (en) Unified SRAM cache system for an embedded DRAM system having a micro-cell architecture
US20070104012A1 (en) Semiconductor storage device
US5555529A (en) Power saving architecture for a cache memory
US7187615B2 (en) Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
US6721227B2 (en) User selectable banks for DRAM
JPH08129876A (ja) 半導体記憶装置
KR100305937B1 (ko) 동적랜덤액세스메모리및그구성방법
US7492662B2 (en) Structure and method of implementing power savings during addressing of DRAM architectures
KR100541366B1 (ko) 고속 데이터 억세스를 위한 디램
JPH0863969A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee