KR970062843A - 반도체 소자의 베리어 금속층 형성방법 - Google Patents

반도체 소자의 베리어 금속층 형성방법 Download PDF

Info

Publication number
KR970062843A
KR970062843A KR1019960002762A KR19960002762A KR970062843A KR 970062843 A KR970062843 A KR 970062843A KR 1019960002762 A KR1019960002762 A KR 1019960002762A KR 19960002762 A KR19960002762 A KR 19960002762A KR 970062843 A KR970062843 A KR 970062843A
Authority
KR
South Korea
Prior art keywords
metal layer
forming
barrier metal
semiconductor device
heat treatment
Prior art date
Application number
KR1019960002762A
Other languages
English (en)
Other versions
KR100217916B1 (ko
Inventor
장현진
김호성
전상호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960002762A priority Critical patent/KR100217916B1/ko
Publication of KR970062843A publication Critical patent/KR970062843A/ko
Application granted granted Critical
Publication of KR100217916B1 publication Critical patent/KR100217916B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 베리어 금속층 형성방법을 제공하는 것으로 인시튜방식으로 실리콘기판상에 제1및 제2금속층을 형성한 후 열처리공정으로 제1 및 제2베리어 금속층을 형성하므로써 접합영역내의 실리콘원자가 감소되는 것이 방지되기 때문에 접합스파이킹이 일어나지 않게 되어 소자의 수율을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 베리어 금속층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1d도는 종래 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도.

Claims (19)

  1. 반도체 소자의 베리어 금속층 형성방법에 있어서, 소정의 공정을 거친 실리콘기판의 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 절연막 및 노출된 접합영역상에 실리콘층 및 제1금속층을 순차적으로 형성한 후 열처리공정에 의해 제1베리어 금속층을 형성하는 단계와,상기 단계로부터 상기 제1베리어 금속층상에 제2베리어 금속층을 형성하는 단계와, 상기 단계로부터 상기 제2베리어 금속층상에 제3금속층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  2. 제1항에 있어서, 상기 실리콘층은 100 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  3. 제1항에 있어서, 상기 제1금속층은 300 내지 1000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  4. 제1항에 있어서, 상기 열처리공정은 100 내지 600℃의 온도조건에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  5. 제1항 또는 제3항에 있어서, 상기 제1금속층은 몰리브덴으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  6. 제1항에 있어서, 상기 제2베리어 금속층은 티타늄을 타켓으로 하여 질소가스 분위기하에서 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  7. 제1항에 있어서, 상기 제3금속층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  8. 제1항에 있어서, 상기 각 단계는 인시튜방식으로 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  9. 반도체 소자의 베리어 금속층 형성에 있어서, 소정의 공정을 거친 실리콘기판의 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 절연막 및 노출된 접합영역상에 제1금속층 및 제2금속층을 순차적으로 형성하는 단계와, 상기 단계로부터 상기 실리콘기판상에 형성된 제1 및 제2금속층을 열처리공정에 의해 제1 및 제2베리어 금속층으로 변화시키는 단계와, 상기 단계로부터 상기 제2베리어 금속층상에 제3금속층을 형상하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  10. 제9항에 있어서, 상기 제1금속층은 100 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  11. 제9항에 있어서, 상기 열처리공정은 100 내지 550℃의 온도조건에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  12. 제9항 또는 제11항에 있어서, 상기 열처리 공정은 질소 및 산소가스 분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  13. 제9항 또는 제11항에 있어서, 상기 열처리공정은 산화질소가스 분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  14. 제9항 또는 제10항에 있어서, 상기 제1금속층은 파라듐으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  15. 제9항에 있어서, 상기 제2베리어 금속층은 제2금속층이 산소 및 질소가스와 반응하여 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  16. 제9항 또는 제15항에 있어서, 상기 제2금속층은 티타늄으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  17. 제9항에 있어서, 상기 제3금속층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  18. 제9항에 있어서, 상기 제1베리어 금속층은 제1금속층 및 실리콘원자를 타켓으로 하여 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  19. 제9항에 있어서, 상기 각 단계는 인시튜방식으로 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002762A 1996-02-06 1996-02-06 반도체 소자의 베리어 금속층 형성방법 KR100217916B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960002762A KR100217916B1 (ko) 1996-02-06 1996-02-06 반도체 소자의 베리어 금속층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002762A KR100217916B1 (ko) 1996-02-06 1996-02-06 반도체 소자의 베리어 금속층 형성방법

Publications (2)

Publication Number Publication Date
KR970062843A true KR970062843A (ko) 1997-09-12
KR100217916B1 KR100217916B1 (ko) 1999-09-01

Family

ID=19450780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002762A KR100217916B1 (ko) 1996-02-06 1996-02-06 반도체 소자의 베리어 금속층 형성방법

Country Status (1)

Country Link
KR (1) KR100217916B1 (ko)

Also Published As

Publication number Publication date
KR100217916B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR970062843A (ko) 반도체 소자의 베리어 금속층 형성방법
KR970077210A (ko) 텅스텐 실리사이드를 갖는 반도체소자 제조방법
KR100399978B1 (ko) 반도체소자의베리어금속층형성방법
KR100431309B1 (ko) 반도체디바이스의금속배선형성방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
KR970072084A (ko) 반도체 소자의 금속층 형성방법
KR100250730B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR980005579A (ko) 반도체 소자의 베리어 금속층 형성 방법
KR980005577A (ko) 반도체 소자의 금속층 형성방법
KR970008347A (ko) 반도체 소자의 금속층 형성방법
KR960026167A (ko) 반도체 소자의 콘택방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR960026152A (ko) 반도체 소자의 평탄화된 금속 배선 형성 방법
KR980005369A (ko) 반도체 소자의 금속 배선 형성방법
KR980005549A (ko) 반도체 소자의 장벽 금속막 형성 방법
KR910010629A (ko) 금속 배선막 형성방법
KR970063670A (ko) 반도체 소자의 베리어 금속층 형성 방법
KR980005615A (ko) 반도체 소자의 금속배선 형성방법
KR980007732A (ko) 반도체 소자의 게이트 전극형성 방법
KR980005545A (ko) 반도체 소자의 제조방법
KR950007063A (ko) 반도체 소자의 금속배선 형성방법
KR980005370A (ko) 반도체 소자의 금속 배선 형성방법
KR980005554A (ko) 반도체 소자의 금속 배선 형성방법
KR980005559A (ko) 반도체 장치의 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee