KR970051415A - 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 - Google Patents

반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 Download PDF

Info

Publication number
KR970051415A
KR970051415A KR1019950054751A KR19950054751A KR970051415A KR 970051415 A KR970051415 A KR 970051415A KR 1019950054751 A KR1019950054751 A KR 1019950054751A KR 19950054751 A KR19950054751 A KR 19950054751A KR 970051415 A KR970051415 A KR 970051415A
Authority
KR
South Korea
Prior art keywords
data
output
data output
bits
predetermined number
Prior art date
Application number
KR1019950054751A
Other languages
English (en)
Other versions
KR0172372B1 (ko
Inventor
김태윤
황현성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950054751A priority Critical patent/KR0172372B1/ko
Priority to US08/772,696 priority patent/US5912899A/en
Priority to JP34311896A priority patent/JP3751096B2/ja
Publication of KR970051415A publication Critical patent/KR970051415A/ko
Application granted granted Critical
Publication of KR0172372B1 publication Critical patent/KR0172372B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 : 본 발명은 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 : 본 발명은 병합 출력 테스트 방식에서도 특정 입력클럭들(어드레스 핀)을 사용하여 데이타 버스 라인끼리의 서로 다른 임의의 데이타 패턴을 구현할 수 있는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법을 제공한다.
3. 발명의 해결방법의 요지 : 본 발명은 결함있는 메모리 셀 또는 웨이퍼의 테스트시 데이타 입력버퍼 또는 데이타 출력버퍼로 데이타의 입력 또는 출력에서 데이타 입력 버스 라인 또는 데이타 출력 버스 라인을 통합하여 테스트하기 위한 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법에 있어서, 정상동작시 소정갯수의 상기 데이타 입력버퍼의 출력을 소정갯수의 어드레스 버퍼의 출력과 병합 데이타 출력신호 발생기 및 병합 데이타 출력 제어회로의 카운터 출력에 의해 제어되어 상기 데이타 입력버퍼의 출력과 동일한 갯수의 데이타 입력신호를 출력하는 제1과정과, 테스트동작시 소정갯수의 상기 데이타 입력버퍼의 출력을 소정갯수의 어드레스 버퍼의 출력과 병합데이타 출력신호 발생기 및 병합 데이타 출력 제어회로의 카운터 출력에 의해 제어되어 상기 데이타 입력버퍼의 출력을 소정의 비트수로 통합하여 데이타 입력신호를 출력하는 제2과정을 구비한다.
4. 발명의 중요한 용도 : 본 발명은 반도체 메모리 장치에 적합하게 사용된다.

Description

반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 라이트시 병합 데이타 출력 테스트를 나타내는 블럭도.
제4도는 제3도에서의 병합 데이타 출력신호 발생기 및 병합 데이타 출력신호 제어회로의 상세 회로도.
제5도는 제3도 및 제4도에 의한 16비트에서의 데이타 출력신호 제어회로의 블럭도.
제6도는 본 발명에 따른 병합 데이타 출력 테스트에서 4비트 리이드시의 병합 데이타 출력 테스트 비교판정회로.

Claims (10)

  1. 결함있는 메모리 쎌 또는 웨이퍼의 테스트시 데이타 입력버퍼 또는 데이타 출력버퍼로 데이타의 입력 또는 출력에서 데이타 입력 버스 라인 또는 데이타 출력 버스 라인을 통합하여 테스트하기 위한 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법에 있어서, 정상동작시 소정갯수의 상기 데이타 입력버퍼의 출력을 소정갯수의 어드레스 버퍼의 출력과 병합 데이타 출력신호 발생기 및 병합 데이타 출력 제어회로의 카운터 출력에 의해 제어되어 상기 데이타 입력버퍼의 출력과 동일한 갯수의 데이타 입력신호를 출력하는 제1과정과, 테스트동작시 소정갯수의 상기 데이타 입력버퍼의 출력을 소정갯수의 어드레스 버퍼의 출력과 병합 데이타 출력신호 발생기 및 병합 데이타 출력 제어회로의 카운터 출력에 의해 제어되어 상기 데이타 입력버퍼의 출력을 소정의 비트수로 통합하여 데이타 입력신호를 출력하는 제2과정을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법.
  2. 제1항에 있어서, 상기 소정의 비트수가 상기 데이타 입력버퍼의 출력 동작비트수에 따라 복수비트의 가변적인 비트수가 됨을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택방법.
  3. 제1항에 있어서, 상기 소정의 비트수는 16비트동작의 테스트일 경우는 2진수 카운터의 4비트임을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법.
  4. 제1항에 있어서, 상기 소정의 비트수는 32비트동작의 테스트일 경우는 2진수 카운터의 3비트임을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법.
  5. 제1항에 있어서, 상기 제1, 제2과정이 각각의 데이타 입력버퍼에서 상기 데이타 입력 버스 라인을 통하여 각각의 데이타 입력신호로 병합 데이타 출력 싸이클링에 의해 개개의 상기 데이타 입력버퍼에 각각 적용되어 출력이 선택됨을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법.
  6. 결함있는 메모리 쎌 또는 웨이퍼의 테스트시 데이타 입력버퍼 또는 데이타 출력버퍼로 데이타의 입력 또는 출력에서 데이타 입력 버스 라인 또는 데이타 출럭 버스 라인을 통합하여 테스트하기 위한 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법에 있어서, 정상동작시 소정갯수의 상기 데이타 출력중 첫번째 데이타 출력이 병합 데이타 출력신호에 의해 제어되어 동작하는 제1과정과, 각각의 어드레스 키이입력을 첫번째 병합 데이타 출력신호에 의해 제어되어 스위칭을 하는 스위칭수단을 통해 소정의 어드레스 키이입력을 선택하는 제2과정과, 상기 데이타 출력 중 첫번째 데이타 출력과 상기 선택된 어드레스 키이입력 및 상기 첫번째 데이타 출력을 제외한 데이타 출력신호들 각각에 의해 각각의 데이타 출력 제어회로가 제어되어 소정갯수의 출력신호를 발생하는 제3과정과, 상기 제3과정의 출력신호를 논리조합하여 상기 첫번째 데이타 출력을 제어하여 해당하는 상기 데이타 출력버퍼로 상기 데이타 출력을 병합 또는 개개로 출력하게 하는 제4과정을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법.
  7. 제6항에 있어서, 상기 소정의 비트수가 상기 데이타 출력버퍼의 출력 동작비트수에 따라 복수비트의 가변적인 비트수가 됨을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택방법.
  8. 제6항에 있어서, 상기 소정의 비트수는 16비트동작의 테스트일 경우는 2진수 카운터의 4비트임을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법.
  9. 제6항에 있어서, 상기 소정의 비트수는 32비트동작의 테스트일 경우는 2진수 카운터의 3비트임을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법.
  10. 제6항에 있어서, 상기 제1, 제2, 제3, 제4과정이 각각의 데이타 출력에서 상기 데이타 출력 버스 라인을 통하여 각각의 데이타 출력버퍼로 병합 데이타 출력 싸이클링에 의해 개개의 상기 데이타 출력버퍼에 각각 적용되어 출력이 선택됨을 특징으로 하는 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950054751A 1995-12-22 1995-12-22 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 KR0172372B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950054751A KR0172372B1 (ko) 1995-12-22 1995-12-22 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
US08/772,696 US5912899A (en) 1995-12-22 1996-12-23 Merged data memory testing circuits and related methods which provide different data values on merged data lines
JP34311896A JP3751096B2 (ja) 1995-12-22 1996-12-24 半導体メモリ装置の併合データモード選択方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054751A KR0172372B1 (ko) 1995-12-22 1995-12-22 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법

Publications (2)

Publication Number Publication Date
KR970051415A true KR970051415A (ko) 1997-07-29
KR0172372B1 KR0172372B1 (ko) 1999-03-30

Family

ID=19443310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054751A KR0172372B1 (ko) 1995-12-22 1995-12-22 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법

Country Status (3)

Country Link
US (1) US5912899A (ko)
JP (1) JP3751096B2 (ko)
KR (1) KR0172372B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513797B1 (ko) * 1998-12-30 2006-05-11 주식회사 하이닉스반도체 정상동작과 동일한 데이터 패스를 가지는 반도체 소자의 압축테스트 회로

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304690B1 (ko) * 1997-07-29 2001-11-02 윤종용 복합데이터테스트가간단한반도체메모리장치
JPH11203161A (ja) * 1998-01-07 1999-07-30 Mitsubishi Electric Corp マイクロコンピュータ
US6885212B2 (en) 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
KR100558050B1 (ko) * 2004-11-19 2006-03-07 주식회사 하이닉스반도체 데이터 출력 모드를 변경할 수 있는 메모리 장치
KR100748461B1 (ko) * 2006-09-13 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 방법
KR100892640B1 (ko) * 2007-05-10 2009-04-09 주식회사 하이닉스반도체 반도체 집적 회로
KR100837825B1 (ko) * 2007-05-14 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 방법
KR100911865B1 (ko) * 2007-06-27 2009-08-11 주식회사 하이닉스반도체 입력장치를 구비하는 반도체메모리소자
CN101545942B (zh) * 2008-03-27 2013-05-08 矽创电子股份有限公司 用于测试连接垫的电路
KR102374712B1 (ko) * 2017-07-03 2022-03-17 삼성전자주식회사 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863012B2 (ja) * 1990-12-18 1999-03-03 三菱電機株式会社 半導体記憶装置
JPH0785655A (ja) * 1993-09-16 1995-03-31 Mitsubishi Electric Corp 半導体記憶装置
KR960008824B1 (en) * 1993-11-17 1996-07-05 Samsung Electronics Co Ltd Multi bit test circuit and method of semiconductor memory device
JP2600597B2 (ja) * 1993-12-06 1997-04-16 日本電気株式会社 情報伝播用ダイナミック回路
JPH0963297A (ja) * 1995-08-29 1997-03-07 Mitsubishi Electric Corp 半導体記憶装置
KR0172368B1 (ko) * 1995-09-29 1999-03-30 김광호 저전력 반도체 메모리 장치
KR100224768B1 (ko) * 1995-12-29 1999-10-15 김영환 외부 데이타의 입력없이 라이트 동작을 수행하는기능을 갖는 반도체 기억장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513797B1 (ko) * 1998-12-30 2006-05-11 주식회사 하이닉스반도체 정상동작과 동일한 데이터 패스를 가지는 반도체 소자의 압축테스트 회로

Also Published As

Publication number Publication date
KR0172372B1 (ko) 1999-03-30
JP3751096B2 (ja) 2006-03-01
US5912899A (en) 1999-06-15
JPH103800A (ja) 1998-01-06

Similar Documents

Publication Publication Date Title
US4914379A (en) Semiconductor integrated circuit and method of testing same
JP3076185B2 (ja) 半導体メモリ装置及びその検査方法
US6421291B1 (en) Semiconductor memory device having high data input/output frequency and capable of efficiently testing circuit associated with data input/output
JPH0862305A (ja) アドレスパターン発生器
KR970011585B1 (ko) 반도체 시험장치의 파형 정형기
US20040041579A1 (en) Semiconductor chip test system and test method thereof
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
US6513138B1 (en) Pattern generator for semiconductor test system
US6031786A (en) Operation control circuits and methods for integrated circuit memory devices
US6317851B1 (en) Memory test circuit and a semiconductor integrated circuit into which the memory test circuit is incorporated
KR100310715B1 (ko) 동기형반도체기억장치
US6374376B1 (en) Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
US6327683B1 (en) Device scan testing
KR100459727B1 (ko) 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법
JPH0836034A (ja) 多ビット試験パターン発生器
US6657461B2 (en) System and method for high speed integrated circuit device testing utilizing a lower speed test environment
JPH0745069A (ja) 半導体記憶装置
JPS63108747A (ja) ゲ−トアレイ集積回路
JPH0391195A (ja) メモリ回路
JP2001176300A (ja) メモリ検査装置
KR970051422A (ko) 반도체 메모리 장치의 멀티비트 테스트회로
KR100449271B1 (ko) 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법
KR200280380Y1 (ko) 메모리테스트장치
KR100219494B1 (ko) 스페셜 모드를 제어하는 반도체 메모리장치
JP3246406B2 (ja) 半導体記憶装置およびそのテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee