KR970031357A - 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems) - Google Patents

소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems) Download PDF

Info

Publication number
KR970031357A
KR970031357A KR1019960041759A KR19960041759A KR970031357A KR 970031357 A KR970031357 A KR 970031357A KR 1019960041759 A KR1019960041759 A KR 1019960041759A KR 19960041759 A KR19960041759 A KR 19960041759A KR 970031357 A KR970031357 A KR 970031357A
Authority
KR
South Korea
Prior art keywords
clock signal
system clock
circuit
signal
magnification
Prior art date
Application number
KR1019960041759A
Other languages
English (en)
Other versions
KR100195855B1 (ko
Inventor
로버트 에드워드 부쉬
케니쓰 마이클 지이크
로버트 모리스 휼
Original Assignee
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포맨
Publication of KR970031357A publication Critical patent/KR970031357A/ko
Application granted granted Critical
Publication of KR100195855B1 publication Critical patent/KR100195855B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

다중 시스템 클록 신호를 동기시키기 위한 회로는 시스템 클록 신호를 생성하기 위한 장치와, 상기 시스템 클록 신호를 수신하고 동기 신호를 생성하는 제 1 장치와, 상기 시스템 클록 신호 및 상기 동기 신호를 수신하는 하나 이상의 제 2 장치를 포함한다. 상기 제 2 장치들의 각각은 다중 시스템 클록 신호를 만들기 위해 상기 시스템 클록 신호를 배율하기 위한 장치와 상기 다중 시스템 클록 신호를 상기 동기 신호를 기반으로 하여 다른 제 2 장치에 의해 만들어진 다른 다중 시스템 클록 신호와 동기시키기 위한 장치를 포함한다.

Description

소수배 시스템에 있어서 클록 동기 체계(CLOCK SYNCHRONIZATION SCHEME FOR FRACTIONAL MULTIPLICATION SYSTEMS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 3은 마스터 클록 동기 신호 발생기, 슬레이브 장치들, 시스템 클록 버스 및 소수배 버스를 포함하는 본 발명에 따른 시스템의 블록도.

Claims (20)

  1. 배율 시스템 클록 신호의 동기 회로에 있어서, 시스템 클록 신호를 발생하기 위한 수단과; 상기 발생 수단에 연결되어 작동하는, 상기 시스템 클록 신호를 수신하고 동기 신호를 발생시키기 위한 제 1 장치와; 상기 발생 수단 및 상기 제 1 장치에 연결되어 작동하는, 상기 시스템 클록 신호 및 동기 신호를 수신하되, 각각 배 클록 발생기 회로를 갖는 적어도 하나 이상의 제 2 장치로 구성되는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  2. 제 1 항에 있어서, 상기 배율 시스템 클록 회로는 제 1 및 제 2 논리 회로들과; 각 상기 제 1 및 제 2 논리회로 각각에 연결된 위상/주파수 검출기 회로와; 상기 위상/주파수 검출기 회로의 출력을 수신하여 상기 소수배의 시스템 클록 신호를 포함하는 상기 배율 시스템 클록 신호를 출력하기 위한 발진기 회로를 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  3. 제 2 항에 있어서, 상기 배 클록 발생기 회로에 연결되어 작동하는, 피드백 클록 신호를 출력하기 위한 클록 트리 분포 회로를 더 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  4. 제 3 항에 있어서, 상기 배 클록 발생기 회로에 연결되어 작동하는, 상기 피드백 클록 신호를 분주하는 수단 및 분주된 피드백 클록 신호를 상기 배 클록 발생기 회로에 출력하기 위한 수단을 구비한 분주기 회로를 더 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  5. 제 4 항에 있어서, 상기 제 1 논리 회로는 상기 시스템 클록 신호와 상기 동기 신호를 비교하기 위한 수단 및 상기 시스템 클록 신호가 미리 정해진 상태를 갖고 상기 동기 신호가 상기 미리 정해진 상태를 가질 때 제 1 펄스를 출력하기 위한 수단을 포함하고, 상기 제 2 논리 회로는 상기 분주된 피드백 클록 신호와 상기 배율 시스템 클록 신호를 비교하기 위한 수단 및 상기 분주된 피드백 클록 신호가 상기 미리 정해진 상태를 갖고 상기 배율 시스템 클록 신호가 상기 미리 정해진 상태를 가질 때 제 2 펄스를 출력하기 위한 수단을 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  6. 제 5 항에 있어서, 상기 위상/주파수 검출기 회로는 상기 제 1 펄스와 상기 제 2 펄스를 비교하기 위한 수단 및 상기 제 1 펄스 및 제 2 펄스가 실질적으로 동시에 발생되도록 하고 상기 배율 시스템 클록 신호가 상기 적어도 하나의 제 2 장치의 다른 것들의 다른 배율 시스템 클록 신호들과 동기되도록 상기 발진기 회로를 제어하기 위한 수단을 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  7. 제 2 항에 있어서, 상기 제 1 및 제 2 논리 회로는 각각 앤드(AND) 회로를 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  8. 제 2 항에 있어서, 상기 배 클록 발진기 회로는 상기 발진기 회로와 상기 위상/주파수 검출기 회로에 연결되어 작동하는 저역 통과 필터를 더 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  9. 제 4 항에 있어서, 상기 분주기 회로는 다수의 래치 회로를 더 포함하고, 상기 피드백 클록 신호상에 다수의 분주 기능을 수행하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  10. 제 1 항에 있어서, 상기 제 1 장치는 (1) 제 3 논리 회로 및 제 4 논리 회로들과; (2) 상기 제 3 논리 회로 및 제 4 논리 회로들 각각에 연결된 제 2 위상/주파수 검출기 회로와; (3) 상기 제 2 위상/주파수 검출기 회로의 출력을 수신하기 위한 제 2 발진기 회로를 구비한 제 2 배 클록 발생기 회로를 더 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  11. 배율 시스템 클록 신호의 동기 회로에 있어서, 시스템 클록 신호를 발생하기 위한 수단과; 상기 발생 수단에 연결되어 작동하는, 상기 시스템 클록 신호를 수신하고 동기 신호를 발생시키기 위한 제 1 장치와; 상기 발생 수단 및 상기 제 1 장치에 연결되어 작동하는, 상기 시스템 클록 신호 및 상기 동기 신호를 수신하되, 그 각각은 (1) 상기 발생 수단에 연결되어 작동하는, 상기 배율 시스템 클록 신호를 생성하기 위해 상기 시스템 클록 신호를 배율하기 위한 수단과; (2) 상기 동기 신호를 기반으로 하여, 상기 배율 시스템 클록 신호를 동기화하기 위한 수단을 구비한 상기 적어도 하나 이상의 제 2 장치를 포함하며, 상기 동기화하기 위한 수단은 상기 배율 시스템 클록 신호를 상기 적어도 하나의 제 2 장치에 의해 생성된 상기 배율 시스템 클록 신호 각각에 동기시키는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  12. 제 11 항에 있어서, 상기 제 1 장치는, 상기 발생 수단에 연결되어 작동하는, 상기 배율 시스템 클록 신호를 발생하도록 상기 시스템 클록 신호를 배율하기 위한 제 2 배율 수단과; 상기 동기 신호를 기반으로 하여, 상기 배율 시스템 클록 신호를 상기 적어도 하나 이상의 제 2 장치에 의해 발생된 상기 배율 시스템 클록 신호 각각에 동기시키기 위한 제 2 동기 수단을 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  13. 제 11 항에 있어서, 상기 동기 수단은 배 클록 발생기 회로를 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  14. 제 11 항에 있어서, 상기 배율 시스템 클록 신호는 비-정수(non-integer)로 배율되는 상기 시스템 클록 신호를 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  15. 제 11 항에 있어서, 상기 제 2 장치에 연결된 클록 트리 분포 회로를 더 포함하고, 상기 배율 수단은 상기 배율 시스템 클록 신호를 상기 클록 트리 분포 회로에 출력하기 위한 수단을 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  16. 제 15 항에 있어서, 상기 클록 트리 분포 회로에 의한 피드백 클록 신호 출력과; 상기 피드백 클록 신호의 일련의 분주 결과를 포함하는 분주된 피드백 클록 신호를 더 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  17. 제 16 항에 있어서, 상기 동기 수단은, 제 1 및 제 2 논리 회로들과; 상기 제 1 및 제 2 논리회로들 각각에 연결되어, 상기 배율 시스템 클록 신호를 변화시키기 위한 수단과; 상기 클록 트리 분포 회로에 연결되어, 상기 피드백 클록 신호를 분주하고, 분주된 피드백 클록 신호를 출력하는 위한 수단을 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  18. 제 17 항에 있어서, 상기 제 1 논리 회로는 상기 시스템 클록 신호와 상기 동기 신호를 비교하기 위한 제 1 비교 수단을 포함하고, 상기 제 2 논리 회로는 상기 피드백 클록 신호 및 상기 분주된 피드백 클록 신호를 비교하기 위한 제 2 비교 수단을 포함하며, 상기 변화 수단은 상기 제 1 비교 수단 및 상기 제 2 비교 수단을 기반으로 하여 상기 배율 시스템 클록 신호의 주파수 및 위상을 조정하기 위한 수단을 포함하는 것을 특징으로 하는 배율 시스템 클록 신호의 동기 회로.
  19. 시스템 클록 신호를 발생시키는 시스템내 클록 신호들의 동기 방법에 있어서, 제 1 장치와, 상기 제 1 장치에 연결되어 작동하되, 각각이 상기 시스템 클록 신호에 대응하는 제 1 배율 시스템 클록 신호 및 상기 시스템 클록 신호를 제외한 소정의 신호에 대응하는 제 2 배율 시스템 클록 신호를 발생시키기 위한 수단을 포함한 적어도 하나의 제 2 장치를 구비한 시스템에서 클록 신호들의 동기 방법에 있어서, 상기 제 2 장치 각각에 대해; 상기 시스템 클록 신호와 동기 신호를 입력하는 단계와, 상기 제 l 배율 시스템 클록 신호와 상기 제 2 배율 시스템 클록 신호 중의 하나를 포함하는 장치 배율 시스템 클록 신호를 발생시키기 위해 상기 시스템 클록 신호를 배율하는 단계와; 상기 장치 배율 시스템 클록 신호를 클록 트리 분배 회로에 출력하는 단계와; 상기 장치 배율 시스템 클록 신호가 상기 시스템 클록 신호에 대응하는지 여부를 판단하는 단계와; 상기 제 2 배율 시스템 클록 신호를 발생하는 단계와; 상기 판단 단계를 기반으로 하여, 장치 배율 시스템 클록 신호 각각을 상기 적어도 하나 이상의 제 2 창치의 다른 것들의 다른 장치 배율 시스템 클록 신호들과 동기시키기 위해 상기 장치 배율 시스템 클록 신호를 조정하는 단계를 포함하는 것을 특징으로 하는 시스템내 클록 신호들의 동기 방법.
  20. 제 19 항에 있어서, 상기 판단 단계는, 상기 클록 트리 분포 회로로부터 피드백 클록 신호를 입력받는 단계와; 분주된 피드백 클록 신호를 발생시키기 위해 상기 피드백 클록 신호를 분주하는 단계와; 상기 장치 배 클록 신호와 상기 분주된 피드백 클록 신호를 비교하고, 상기 시스템 클록 신호와 상기 동기 신호를 비교하는 단계를 포함하는 것을 특징으로 하는 시스템내 클록 신호들의 동기 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960041759A 1995-11-28 1996-09-23 소수배 시스템에 있어서 클록 동기 체계 KR100195855B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/563,415 1995-11-28
US08/563,415 US5691660A (en) 1995-11-28 1995-11-28 Clock synchronization scheme for fractional multiplication systems
US08/563,415 1995-11-28

Publications (2)

Publication Number Publication Date
KR970031357A true KR970031357A (ko) 1997-06-26
KR100195855B1 KR100195855B1 (ko) 1999-06-15

Family

ID=24250394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041759A KR100195855B1 (ko) 1995-11-28 1996-09-23 소수배 시스템에 있어서 클록 동기 체계

Country Status (5)

Country Link
US (1) US5691660A (ko)
KR (1) KR100195855B1 (ko)
CN (1) CN1091977C (ko)
SG (1) SG67961A1 (ko)
TW (1) TW316342B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802356A (en) * 1996-11-13 1998-09-01 Integrated Device Technology, Inc. Configurable drive clock
DE10059270B4 (de) * 2000-11-29 2012-08-02 Heidelberger Druckmaschinen Ag Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse
US7242229B1 (en) 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
US6791380B2 (en) * 2001-11-27 2004-09-14 Winbond Electronics Corporation Universal clock generator
US7319728B2 (en) 2002-05-16 2008-01-15 Micron Technology, Inc. Delay locked loop with frequency control
US6801070B2 (en) * 2002-05-16 2004-10-05 Micron Technology, Inc. Measure-controlled circuit with frequency control
US7515666B2 (en) * 2005-07-29 2009-04-07 International Business Machines Corporation Method for dynamically changing the frequency of clock signals
GB0622945D0 (en) * 2006-11-17 2006-12-27 Zarlink Semiconductor Inc Fractional digital PLL
CN103631745A (zh) * 2007-05-15 2014-03-12 克罗诺洛吉克有限公司 基于usb的同步和定时***
CN101751068B (zh) * 2008-12-09 2012-04-04 华为技术有限公司 一种同步时钟产生电路和方法
CN101938277B (zh) * 2010-08-12 2012-05-30 四川和芯微电子股份有限公司 倍频***及实现倍频的方法
CN102594451A (zh) * 2012-02-23 2012-07-18 深圳市新岸通讯技术有限公司 一种测试信号的生成方法及装置
CN103064461B (zh) * 2012-12-31 2016-03-09 华为技术有限公司 一种时钟使能信号的产生方法及装置
US10146732B2 (en) * 2013-01-22 2018-12-04 Apple Inc. Time-division multiplexed data bus interface
US9413364B2 (en) * 2014-07-09 2016-08-09 Intel Corporation Apparatus and method for clock synchronization for inter-die synchronized data transfer
US11323145B2 (en) 2018-06-05 2022-05-03 Telefonaktiebolaget Lm Ericsson (Publ) Lo phase correction for AAS with multiple RFIC
CN111679714B (zh) * 2019-12-31 2022-03-11 泰斗微电子科技有限公司 跨芯片信号同步的方法、装置及芯片
EP4375790A1 (en) * 2022-11-25 2024-05-29 LX Semicon Co., Ltd. Device and method for multi-chip clock synchronization

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053839A (en) * 1973-05-29 1977-10-11 Knoedl Jr George Method and apparatus for the frequency multiplication of composite waves
US3970954A (en) * 1975-04-03 1976-07-20 Bell Telephone Laboratories, Incorporated Digital frequency multiplier
US3993957A (en) * 1976-03-08 1976-11-23 International Business Machines Corporation Clock converter circuit
US4405898A (en) * 1980-06-30 1983-09-20 International Business Machines Corporation Pseudo synchronous clocking
US4598257A (en) * 1983-05-31 1986-07-01 Siemens Corporate Research & Support, Inc. Clock pulse signal generator system
US4725786A (en) * 1984-07-26 1988-02-16 Comstron Corporation Full-octave direct frequency synthesizer
US4663541A (en) * 1985-03-18 1987-05-05 Environmental Research Institute Of Michigan Phase-shift stabilized frequency multiplier
US4845437A (en) * 1985-07-09 1989-07-04 Minolta Camera Kabushiki Kaisha Synchronous clock frequency conversion circuit
US5179667A (en) * 1988-09-14 1993-01-12 Silicon Graphics, Inc. Synchronized DRAM control apparatus using two different clock rates
US5059924A (en) * 1988-11-07 1991-10-22 Level One Communications, Inc. Clock adapter using a phase locked loop configured as a frequency multiplier with a non-integer feedback divider
US5241543A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Independent clocking local area network and nodes used for the same
GB2234371A (en) * 1989-07-07 1991-01-30 Inmos Ltd Clock generation
US5077686A (en) * 1990-01-31 1991-12-31 Stardent Computer Clock generator for a computer system
US5208838A (en) * 1990-03-30 1993-05-04 National Semiconductor Corporation Clock signal multiplier
US5230041A (en) * 1990-12-11 1993-07-20 International Business Machines Corporation Bus interface circuit for a multimedia system
US5245322A (en) * 1990-12-11 1993-09-14 International Business Machines Corporation Bus architecture for a multimedia system
US5175731A (en) * 1990-12-11 1992-12-29 International Business Machines Corporation Arbitration circuit for a multimedia system
US5361367A (en) * 1991-06-10 1994-11-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Highly parallel reconfigurable computer architecture for robotic computation having plural processor cells each having right and left ensembles of plural processors
EP0522720B1 (en) * 1991-06-18 1999-08-18 Nokia Mobile Phones Ltd. Clock frequency adjustment of an electrical circuit
FI88837C (fi) * 1991-08-15 1993-07-12 Nokia Mobile Phones Ltd Frekvensdividering med udda tal och decimaltal
US5281863A (en) * 1992-03-26 1994-01-25 Intel Corporation Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output
US5394114A (en) * 1992-04-30 1995-02-28 National Semiconductor Corporation One nanosecond resolution programmable waveform generator
US5544203A (en) * 1993-02-17 1996-08-06 Texas Instruments Incorporated Fine resolution digital delay line with coarse and fine adjustment stages
WO1996025796A1 (en) * 1995-02-17 1996-08-22 Intel Corporation Power dissipation control system for vlsi chips
US5548249A (en) * 1994-05-24 1996-08-20 Matsushita Electric Industrial Co., Ltd. Clock generator and method for generating a clock
US5537068A (en) * 1994-09-06 1996-07-16 Intel Corporation Differential delay line clock generator

Also Published As

Publication number Publication date
CN1152822A (zh) 1997-06-25
TW316342B (ko) 1997-09-21
CN1091977C (zh) 2002-10-02
US5691660A (en) 1997-11-25
SG67961A1 (en) 1999-10-19
KR100195855B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970031357A (ko) 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems)
KR900008178B1 (ko) 위상동기 시스템
KR910002118A (ko) 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기
KR960700568A (ko) 무지터 위상동기루프 주파수합성용 재트리거형 발진기
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR970029796A (ko) 구동시간 마진이 증가된 동기식 반도체 회로
CA2125450A1 (en) Method and Apparatus for Switching of Duplexed Clock System
JPH07281784A (ja) クロック信号生成方法および装置
KR970055559A (ko) Pll 회로와 pll 회로용 노이즈 감소 방법
KR0184198B1 (ko) 클럭 발생장치
KR960035417A (ko) 동기 분리 회로 및 모니터
KR930008421B1 (ko) 동기회로
KR0186058B1 (ko) 동기식 클럭 발생회로
KR970005112Y1 (ko) 위상동기장치
JP2001285265A (ja) クロック分配装置
JP2653281B2 (ja) 多相クロック制御回路
KR0167377B1 (ko) 시스템 클럭 공급장치
KR0144281B1 (ko) 클럭 발생 장치
KR930015436A (ko) 마스터/슬레이브 방식의 이중화 동기회로
JP3505479B2 (ja) 複数同期装置及びクロック分岐・分周装置
JPH07120941B2 (ja) デイジタルｐｌｌ回路
JPH098786A (ja) 同期クロック切替方式
RU1807575C (ru) Имитатор системы св зи с шумоподобными сигналами
JP2745775B2 (ja) 同期動作適合測定装置
JPS61255125A (ja) 基準位相発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee