JPS61255125A - 基準位相発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １１立１ 本発明はディジタル従属同期網における位相同期発振回
路の基準位相発生回路に関し、特に複数の異なる周波数
の入力クロック信号に対する基準位相発生回路に関する
。

１１及１ 従来、この種の回路は、第３図に示すように、ｆｆ　　
の２つの異なる周波数を有するクロッり入力をそれぞれ
分周器１及び２で分周し、これら分周器出力を位相同期
発振回路５への基準位相信号として切替手段７により選
択する構成となっていた。

しかしながら、上述した従来回路では、切替手段がスイ
ッチ等による手動操作となっており、各分周器出力の基
準位相信号の位相差のため、切替時位相同期発振回路出
力が乱れる欠点があった。

１１立亘潰 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、基準位相信号の切替時に出力信号の乱れ
を生じない基準位相発生回路を提供することを目的とす
る。

１１立且羞 本発明による基準位相発生回路は、異なる周波数を有す
る複数のクロック入力に対応して設けられた複数の分周
器と、これら分周器出力の１つを選択し位相同期発振器
の入力とする選択手段と、当該分周器出力の変化点を検
出する検出手段と、当該選択手段の選択制御に同期して
検出手段の出力を複数の分周器の制御信号として供給す
るゲート手段とを有することを特徴としている。

１鳳１ 次に、本発明について図面を参照して説明する。

第１５１１は本発明の一実施例を示すブロック図であり
、第２図にそのタイミング図を示す。尚、クロック入力
は周波数ｆ　　、ｆ　　の２周波の場合としている。

いま、’０１クロック（第２図（ａ））を入力とする分
周器３は、第２図（ｂ）のように、アドレス０からｎま
での（ｎ＋１）分局カウンタ回路とする。また、位相同
期発振回路６の基準位相入力となる分周器３の出力は第
２図（Ｃ）のようにアドレスＯの位置に出力されるとす
る。

一方、ｆ０２を入力゛とする分周器４も同様の動作を行
い、その出力は、分周器３と同一周波数の基準位相信号
として選択器８により選択され位相同期発振回路６人力
される。

また、分周器３．４の出力である基準位相信号は、信号
の立上り変化点を検出して出力を発生（第２図（ｂ））
する微分器９．１０に入力される。この微分器９．１０
の出力は、ナントゲート１１．１２及びインバータ１３
で構成される選択部に入力され、この選択部は選択器８
が分周器３の出力を選択するとき、分周器４に対して出
力し、また逆に分周器４の出力を選択するとき分周器３
に対して出力するように動作する。

一方、各分周器はこの選択部の出力に従い、分局動作を
０から再開するとすると、一方の基準位相出力が選択さ
れている場合、常に他方の分周器はその出力位相を動作
中の分周器出力位相に合せるように制御されることにな
る。この結果、各分周器出力の位相差を入力クロック信
号の１ピット以内に抑えることができる。

１１立１１ 以上説明したように本発明は、動作中の出力位相を他の
分周器に帰還することにより、その位相差を入力クロツ
ク１ピツト以内にすることが可能となり、入力クロック
が基準位相信号により十分高速な場合、この基準位相信
号を切替えても位相同期発振器はその影響をほとんど受
けずに出力信号の乱れを生じない。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
その動作タイミング図、第３図は従来例を示すブロック
図である。 主要部分の符号の説明 １．２．３．４・・・・・・分周器 ５．６−・・・・・位相同期発振器 ８・・・・・・選択器 ９．１０・・・・・・微分器

Claims (1)

【特許請求の範囲】
1. 異なる周波数を有する複数のクロック入力に対応して設
   けられた複数の分周器と、これら分周器出力の１つを選
   択し位相同期発振器の入力とする選択手段と、前記分周
   器出力の変化点を検出する検出手段と、前記選択手段の
   選択制御に同期して前記検出手段の出力を前記複数の分
   周器の制御信号として供給するゲート手段とを有するこ
   とを特徴とする基準位相発生回路。