KR970030798A - 반도체 기억장치 및 그 제조방법 - Google Patents

반도체 기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR970030798A
KR970030798A KR1019950040852A KR19950040852A KR970030798A KR 970030798 A KR970030798 A KR 970030798A KR 1019950040852 A KR1019950040852 A KR 1019950040852A KR 19950040852 A KR19950040852 A KR 19950040852A KR 970030798 A KR970030798 A KR 970030798A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
semiconductor memory
memory device
nitride
xtio
Prior art date
Application number
KR1019950040852A
Other languages
English (en)
Other versions
KR0161451B1 (ko
Inventor
조학주
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950040852A priority Critical patent/KR0161451B1/ko
Publication of KR970030798A publication Critical patent/KR970030798A/ko
Application granted granted Critical
Publication of KR0161451B1 publication Critical patent/KR0161451B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

신규한 다층구조의 금속질화물로 형성된 확산방지막을 갖는 커패시터가 포함된 반도체 기억장치 및 그 제조방법이 개시되어 있다. 반도체기판 상에 형성된 도전층 상에, 텅스텐 나이트라이드／티타늄 나이트라이드를 포함하는 다층구조의 금속 질화물로 이루어진 확산방지막이 형성된다. 상기 확산방지막 상에 차례로 커패시터의 하부전극, 유전막 및 상부전극이 형성된다. 따라서, 리프팅 현상을 제거할 수 있다.

Description

반도체 기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 다층구조의 금속질화물로 형성된 커패시터가 포함된 반도체 기억장치의 제조방법을 설명하기 위한 단면도.

Claims (9)

  1. 반도체기판 상에 형성된 도전층; 상기 도전층 상에 형성되고, 소정의 금속질화물들의 적층된 다층구조를 갖는 확산방지막; 및 상기 확산방지막 상에 차례로 형성된 하부전극, 유전막 및 상부전극을 구비하는 커패시터가 형성되어 있는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 확산방지막은 텅스텐 나이트라이드／티타늄 나이트라이드의 적층구조인 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 유전막은 PbxZr1-xTiO3, BaxSr1-xTiO3, Bi4Ti3O12, 및 SrBi2Ta2O9의 군에서 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서, 상기 상부전극 상에 형성된, 텅스텐 나이트라이드／티타늄 나이트라이드를 포함하는 다중 금속 질화물로 이루어진 확산방지막을 더 구비하는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항에 있어서, 상기 하부전극은 반도체기판 상에 형성된 콘택 플러그 상에 형성된 것을 특징으로 하는 반도체 기억장치.
  6. 반도체기판 상에 도전층을 형성하는 단계; 상기 도전층 상에, 금속질화물의 적층된 다층구조의 확산방지막을 형성하는 단계; 및 상기 확산방지막 상에 커패시터의 하부전극, 유전막 및 상부전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  7. 제6항에 있어서, 상기 유전막은 PbxZr1-xTiO3, BaxSr1-xTiO3, Bi4Ti3O12, 및 SrBi2Ta2O9의 군에서 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체 기억장치.
  8. 제6항에 있어서, 상기 텅스텐 나이트라이드는 열 화학기상증착방법으로 증착하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  9. 제6항에 있어서, 상기 상부전극 상에, 텅스텐 나이트라이드／티타늄 나이트라이드를 포함하는 다중 금속 질화물로 이루어진 확산방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950040852A 1995-11-11 1995-11-11 반도체 기억장치 및 그 제조방법 KR0161451B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950040852A KR0161451B1 (ko) 1995-11-11 1995-11-11 반도체 기억장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040852A KR0161451B1 (ko) 1995-11-11 1995-11-11 반도체 기억장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970030798A true KR970030798A (ko) 1997-06-26
KR0161451B1 KR0161451B1 (ko) 1998-12-01

Family

ID=19433774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040852A KR0161451B1 (ko) 1995-11-11 1995-11-11 반도체 기억장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0161451B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505455B1 (ko) * 1997-12-30 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505455B1 (ko) * 1997-12-30 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Also Published As

Publication number Publication date
KR0161451B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR960043218A (ko) 반도체 장치의 커패시터 및 그 제조방법
EP0893832A2 (en) Semiconductor device including a capacitor device and method for fabricating the same
JP2000196044A (ja) Ｄｒａｍキャパシタを形成する方法、及びそれにより作成されたキャパシタ
US5498561A (en) Method of fabricating memory cell for semiconductor integrated circuit
KR960043216A (ko) 고유전율 캐패시터의 하부전극 형성방법
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
US6107105A (en) Amorphous tin films for an integrated capacitor dielectric/bottom plate using high dielectric constant material
KR100436380B1 (ko) 캐패시터 구조물의 전극 제조 방법과 그에 의해 제조된 전극
US6156619A (en) Semiconductor device and method of fabricating
US6399457B2 (en) Semiconductor device having capacitor and method of manufacturing the same
KR970030798A (ko) 반도체 기억장치 및 그 제조방법
KR100318453B1 (ko) 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법
KR960019696A (ko) 커패시터 구조 및 그 제조방법
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
JPH08236726A (ja) 重なる導電体の間での短絡をなくすための方法および構造
KR960043215A (ko) 고유전체막 커패시터의 제조방법
KR19990081298A (ko) 반도체 장치의 커패시터 제조방법
JPH03108752A (ja) 半導体装置
KR0150985B1 (ko) 산화물 전극을 이용한 커패시터 제조방법
KR19980065732A (ko) 커패시터의 제조 방법
KR100351011B1 (ko) 다이나믹 램 캐패시터 형성 방법 및 다이나믹 램 셀
KR970003679A (ko) 강유전체 커패시터 및 그 제조방법
KR100296444B1 (ko) 워드라인제조방법
KR20010046108A (ko) 반도체 메모리 소자의 커패시터
KR970072412A (ko) 고유전막을 구비하는 캐패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee